...
首页> 外文期刊>Electrical Design News >Digital Signals Arrive on Time
【24h】

Digital Signals Arrive on Time

机译:数字信号准时到达

获取原文
获取原文并翻译 | 示例
   

获取外文期刊封面封底 >>

       

摘要

Clock signals comprise rising edges (logic-low to logic-high transitions), and falling edges (logic-high to logic-low transitions). A clock signal can exist as square waves with a regular period and duty cycle or as a continuous series of periodic pulses. The latter type of signal can trigger a latch to accept data, interrupt a microcontroller, and so on. Regular clock waveforms govern the timing of microprocessor-based controllers, communication systems, memory chips, and other devices that perform operations at regular intervals. Depending on the clocked device, either, a rising or a falling clock-signal edge causes an action. A device such as a double data-rate (DDR) memory uses both clock edges to trigger actions.
机译:时钟信号包括上升沿(逻辑低电平至逻辑高电平的转变)和下降沿(逻辑高电平至逻辑低电平的转变)。时钟信号可以是具有规则周期和占空比的方波,也可以是连续的一系列周期性脉冲。后一种信号可以触发锁存器以接受数据,中断微控制器等等。规则的时钟波形控制着以微处理器为基础的控制器,通信系统,存储芯片和其他以固定间隔执行操作的设备的时序。取决于时钟设备,时钟信号的上升沿或下降沿都会导致动作。诸如双倍数据速率(DDR)内存之类的设备使用两个时钟沿来触发动作。

著录项

  • 来源
    《Electrical Design News》 |2005年第19期|p.80|共1页
  • 作者

  • 作者单位
  • 收录信息 美国《科学引文索引》(SCI);
  • 原文格式 PDF
  • 正文语种 eng
  • 中图分类 一般性问题;
  • 关键词

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号