机译:基于Dige Dige VLSI电路深度学习的故障检测
Design DebuggingSparse AutoencoderMLDeep Learning;
机译:数字VLSI电路中串扰故障的分析和检测方法
机译:用于反馈桥接故障的基于数字VLSI电路在线测试的二进制决策图
机译:使用神经网络的模拟VLSI电路中基于测试生成的故障检测
机译:使用基于错误重要性的故障分析进行数字VLSI电路的近似测试
机译:VLSI数字电路中的串扰故障测试生成和分层时序验证。
机译:基于极限学习机的模拟电路故障检测测试生成算法
机译:基于测试的基于模拟VLSI电路的故障检测使用神经网络