机译:使用HSTL I / O标准的基于28nm FPGA的功耗优化UART设计
机译:使用HSTL I / O标准的基于28nm FPGA的功耗优化UART设计
机译:28nm FPGA上基于电容缩放的低功耗比较器设计
机译:基于FPGA的高效多通道UART控制器的新型设计
机译:基于I2C和HSTL IO标准的低功耗热意识加法器设计45nm FPGA
机译:用于FPGA中泄漏功率优化的设计方法和CAD工具。
机译:纵向设计考虑因素以优化检测变化率之间的方差和协方差的能力:基于实际纵向研究的模拟结果
机译:基于电压缩放的高效UART设计及其在7系FPGA上的实现