...
机译:内存有效的准循环空间耦合低密度奇偶校验和重复累积代码
The University of Newcastle, Australia;
cyclic codes; decoding; field programmable gate arrays; matrix algebra; parity check codes; FPGA; QC based approach; SC-LDPC codes; SC-RA codes; Xilinx field programmable gate array; block memory; implementation complexity; logic requirements; memory efficient quasicyclic spatially coupled low density parity check; memory requirements; optimisation; parity check matrix; parity check storage; periodic time variant quasi cyclic algorithm; reasonable logic resources; repeat accumulate codes;
机译:拟循环低密度奇偶校验码的奇偶校验矩阵的大小界
机译:低密度奇偶校验码和系统重复累积码的新组合构造技术
机译:基于重复码和置换矩阵的一类特殊的准循环低密度奇偶校验码
机译:基于二次残留码的准循环低密度奇位校验码的构造
机译:准循环低密度奇偶校验码的解码器体系结构和实现。
机译:在AWGN通道上的空间耦合涡轮类代码的阈值计算
机译:1用于低密度奇偶校验码和系统重复累积码的新组合构造技术