机译:优化10位,50 Ms / Sec流水线A / D转换器的级分辨率及其对速度,功率,面积和线性度的影响
Department of Electronics and Communication Engineering, Jawaharlal Nehru Technological University, Hyderabad, India;
Department of Electronics and Communication Engineering, Jawaharlal Nehru Technological University, Hyderabad, India;
switched capacitor sample and hold circuit; 1.5 bits/stage; linearity; power; redundancy; folded cascode op-amp;
机译:优化10位,50 Ms / Sec流水线A / D转换器的级分辨率及其对速度,功率,面积和线性度的影响
机译:一个24.5 mW,10位,50 MS / sec CMOS流水线模数转换器
机译:采用快速上电运算放大器和最小偏置电流变化的50MS / s(35 mW)至1-kS / s(15μW)功率可扩展的10位流水线ADC
机译:100mW 10位50MS / s流水线模数转换器的单级折叠级联共源增益升压放大器的设计
机译:速度/分辨率/功耗优化的模数转换器IC设计。
机译:使用两阶段粒子群优化的级联光伏转换器模块的最大功率点跟踪
机译:优化10位,50 Ms / Sec流水线A / D转换器的级分辨率及其对速度,功率,面积和线性度的影响