首页> 中文期刊> 《北部湾大学学报》 >用Verilog HDL语言实现并串、串并接口的转换

用Verilog HDL语言实现并串、串并接口的转换

             

摘要

在微型计算机系统中,CPU与外部的基本通信方式有两种,一种是并行通信即数据的各位同时传送,其优点是传输速度较快,但数据有多少位就需要多少条传送线;而串行通信中数据一位一位顺序传送,能节省传送线.用Verilog HDL语言实现了串并、并串通信接口之间的转换.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号