高速多通道CCD信号并行处理系统

摘要

为解决目前很多高速CCD(Charge Coupled Device)应用系统数据输出路数多,数据率高的问题,提出一种并行处理高速多通道CCD信号的系统架构,阐述了该系统的架构组成和实现方案,并对设计要点进行了分析。该系统采用FPGA(Filed Programmble Gate Array),时分复用,LVDS(Low Voltage Differential Signal)和SCSI(Small Computer System Interface)存储等技术。研究结果表明,该设计具有较好的稳定性,灵活性和通用性等,并已成功应用于某8通道高速TDICCD(Time Delay Integration Charge Couple Device)成像系统的设计中,数据率高达1.28 Gbit/s。