自动准同期并网实验装置的设计

摘要

传统的自动准同期实验装置多数采用分立元件来实现,体积大,速度及精度低。在保证原有实验效果的基础上,为了减小体积,提高速度及精度,采用MSP430F149单片机与FPGA芯片搭接硬件电路,采用基于模糊控制的调压输出的设计方法。最后对整个设计进行了仿真分析,给出了仿真结果。