全数字接收机中一种基于并行流水线与快速FIR算法的插值滤波器结构及其实现

邓军; 杨银堂

首页> 中文期刊>电子与信息学报 >全数字接收机中一种基于并行流水线与快速FIR算法的插值滤波器结构及其实现

全数字接收机中一种基于并行流水线与快速FIR算法的插值滤波器结构及其实现

开具论文收录证明 >>

期刊封面封底目录下载 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

该文在对已有的拉格朗日立方插值滤波器Farrow结构进行分析和研究的基础上,使用了流水线技术和并行处理技术来提高滤波器的速度.在此基础上提出了基于快速FIR算法的结构,降低了并行的Farrow结构的复杂度.对该算法结构进行了仿真,并在FPGA上实现.分析结果表明,改进后的结构有更快的运行速度和更低的功耗.

著录项

来源
《电子与信息学报》|2010年第9期|2089-2094|共6页
作者
邓军; 杨银堂;
展开▼
作者单位

西安电子科技大学微电子学院,西安,710071;

西安电子科技大学电子工程学院,西安,710071;

西安电子科技大学微电子学院,西安,710071;

展开▼
原文格式 PDF
正文语种 chi
中图分类跳频与扩展频谱通信系统;滤波技术、滤波器;
关键词
全数字接收机; 插值滤波器; Farrow结构; 快速FIR算法;
入库时间 2023-07-25 10:08:15

相似文献

中文文献
外文文献
专利

1. 全数字接收机中一种低功耗插值滤波器结构及其VLSI实现 [J] . 邓军 ,杨银堂 . 西安电子科技大学学报（自然科学版） . 2010,第002期
2. 基于并行流水线结构的可重配FIR滤波器的FPGA实现 [J] . 曲少波 . 国外电子元器件 . 2007,第003期
3. 基于并行流水线结构的可重配FIR滤波器的FPGA实现 [J] . 曲少波 . 现代电子技术 . 2007,第007期
4. 一种基于FPGA的并行流水线FIR滤波器结构 [J] . 王黎明 ,刘贵忠 ,刘龙 . 微电子学 . 2004,第5期
5. 一种基于迭代短卷积算法的低复杂度并行FIR滤波器结构 [J] . 田晶晶 ,李广军 ,李强 . 电子与信息学报 . 2014,第005期
6. 基于ISCA算法的多级级联结构并行FIR滤波器 [C] . 王成 ,侯卫华 ,李彦铭 . 中国电子学会第十三届青年学术年会 . 2007
7. 基于快速卷积算法的低复杂度并行FIR滤波器的研究与实现 [A] . 田晶晶 . 2014

全数字接收机中一种基于并行流水线与快速FIR算法的插值滤波器结构及其实现

摘要

著录项

相似文献

相关主题

期刊订阅