A Novel VLSI Architecture for Real-Time Line-Based Wavelet Transform Using Lifting Scheme

摘要

在这篇论文，我们建议用一个上升计划执行基于线的分离子波变换(DWT ) 的 VLSI 体系结构。体系结构由行处理器，列处理器，一个中间的缓冲区和一个控制模块组成。行处理器和列处理器分别地作为水平、垂直的过滤器工作。中间的缓冲区由五 FIFO 组成存储水平过滤器的暂时的结果。控制模块安排输出顺序到外部存储器。与存在的相比，子波变换到的介绍建筑学 parallelizes 所有层次多不在一图象传输时间，和使用以内计算水平 DWT 外部但是存储几行的一个中间的缓冲区水平过滤结果，它减少显著地要求的资源和还原剂记忆高效地。这体系结构对各种各样的即时图象 / 录像应用程序合适。电子增补材料这篇文章(doi:10.1007/s11390-007-9087-6 ) 的联机版本包含增补材料，它对授权用户可得到。