用于VDSL的异步Σ-Δ调制D类线路驱动器设计

摘要

本文以30MHz带宽VDSL线路驱动器为设计目标,对1阶异步Σ-Δ调制(asynchronous sigma-delta modulation,ASDM)的D类线路驱动器进行了系统级设计,并在TSMC 0.25μm 3.3V CMOS工艺下完成了电路设计.对版图参数提取后仿真结果显示,在最慢工艺角(即ss工艺角)、125℃时,极限环频率可达到70MHz,在27MHz带宽内,输出信号幅值0.7V时的无杂散动态范围(SFDR)可达到63dBc.