低信噪比图像序列能量积累的硬件实现

摘要

讨论了两种常用的低信噪比图像序列能量累加算法,一种是针对帧间运动速度较小的多帧累加;一种是针对帧间运动速度较大的形态膨胀累加,并给出了这两种算法的FPGA电路实现框图。实验结果表明,设计的电路结构简单、流程清晰、实时性强、外部器件少、可扩展、可移植,并在实际应用中取得了较好的效果。