FIFO在多级滤波图像处理ASIC芯片中的设计应用

摘要

描述了多级滤波图像处理ASIC芯片的体系结构,针对该芯片的数据缓冲存储问题,通过控制模块对一个输入FIFO和三个输出FIFO的协调控制,高效地实现了多路数据的实时处理和传输。结合应用要求,一个异步FIFO对输入数据缓冲存储,使快速数据通道与慢速数据输入相匹配;三个同步FIFO,分别对应单级1×3、两级1×3级联（相当于1×5）和三级1×3级联（相当于1×7）滤波模板的图像数据输出缓存,分时复用一路输出总线。仿真结果表明设计是正确且有效的。