数字束流位置探测器通道自动增益校准方法的研究与实现

摘要

在现有硬件基础上,基于BPM测量准确度的需求,在自制的电子学FPGA芯片内,通过Verilog语言实现了一种数字BPM采样数据增益自动校准的设计.首先介绍了自动增益校准模块的系统总体设计;然后对模块的实现方法做了详细说明,设计并搭建了ADC数据自动增益校准测试平台以验证自动增益较准模块的功能;最后介绍了该设计在BPM通道标定中的应用.实验结果表明,该方法可以实现4通道增益一致,使ADC采样后的数据幅度相同,有效解决了由通道增益不一致引起的测量偏差,以及工程应用中ADC数据幅度校准工作量大且难于操作的问题,将在BPM系统通道自动标定中发挥重要作用.