首页> 中文期刊>电子设计工程 >基于NIOS Ⅱ的视频叠加电路设计与实现

基于NIOS Ⅱ的视频叠加电路设计与实现

     

摘要

介绍基于NIOSⅡ嵌入式视频叠加电路的设计与实现.嵌入式NIOSⅡ CPU控制电路接收矢量视频信号及标准PAL制视频信号,使其相叠加后存储于双端口RAM,上位机通过PXI总线接口将双端口RAM中数字视频信号采集至内存,并通过软件将叠加后的视频信息回放.实验证明,该电路能有效完成视频叠加,并成功应用于某测试系统.

著录项

  • 来源
    《电子设计工程》|2009年第4期|4-6|共3页
  • 作者单位

    西安电子科技大学,机电工程学院,陕西,西安,710071;

    西安电子科技大学,机电工程学院,陕西,西安,710071;

    西安空军工程大学,工程学院,陕西,西安,710038;

    西安电子科技大学,机电工程学院,陕西,西安,710071;

  • 原文格式 PDF
  • 正文语种 chi
  • 中图分类 TP335.3;
  • 关键词

    NIOSⅡ; 矢量视频; PAL; PXI;

  • 入库时间 2022-08-18 02:59:19

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号