基于VHDL语言的并行数字相关器的数据通道设计

摘要

在采用并行数字相关器对直扩码进行解扩时,其数据通道设计十分关键。对数据通道使用流水线技术,可以提高其运算速度。整个数字相关器用VHDL语言来描述,经逻辑综合后,适配到FPGA芯片中。文中还给出布局布线后的时序仿真。