GPS射频接收芯片中低功耗压控振荡器的设计

摘要

设计了一种应用于GPS射频接收芯片的低功耗环形压控振荡器。环路由5级差分结构的放大器构成。芯片采用TSMC 0.18μm CMOS工艺,核心电路面积0.25 mm×0.05 mm。测试结果表明,采用1.75 V电源电压供电时,电路的功耗约为9.2 mW,振荡器中心工作频率为62MHz,相位噪声为-89.39 dBc/Hz@1 MHz,该VCO可应用于锁相环和频率合成器中。