基于FPGA的通用高速串行互连协议设计

摘要

为提高高速通信系统的数据传输带宽,设计了一种基于FPGA、采用8b/10b编/解码、可应用于芯片与芯片或背板与背板之间通信的通用高速串行互连传输协议.介绍了点对点传输、全双工通信的协议体系结构,论述了协议物理层中数据传输时的串/并数据转换方法和帧同步机制,给出了协议链路层中循环冗余校验码算法、扰码/解扰模块、数据封装格式以及链路层控制器的设计.实验结果表明,系统设计的16bit位宽数据经8b/10b编码后,串行速率达到了1.25Gbps.