一种共享存储式容错型高速并行总线的设计

摘要

随着自动化领域对控制系统的控制速度越来越精准和高效,产品的可靠性要求越来越高,总线技术作为PLC产品的技术关键点,已成为实现PLC产品国产化的技术瓶颈;文中提出了一种共享存储式容错型高速并行总线的新型方法,利用特定内存区域作为共享存储区,实现节点间的大容量数据交互,同时在各节点的接口端设计了硬件容错电路,保证了节点设备的可靠性和传输过程中数据的正确性,实现各节点间的稳定通信;在完成理论计算和实验仿真的同时,此方案在相关产品上得到进一步的验证,结果表明文中设计的共享存储式容错型高速并行总线彻底解决了目前总线速度慢、通信数据量小以及可靠性低的缺点.