基于Wishbone总线的并行全交换通信设计和实现

摘要

针对高速、超高速多板卡、多芯片的通信需求,提出基于Wishbone总线的并行全交换通信技术。该技术采用交叉开关型Wishbone总线的多端任意互联设计,通过自定义的通信帧协议,实现了通信带宽达到10 Gbit/s的高速并行全交换通信。本设计具有去中心化、实现简单、资源占用率少等显著特点。文中给出的基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的仿真和实现方案,进一步体现了多通道并行全交换和广播通信的设计性能。