四路E1接口MPEG2传输流反向复用的设计与实现

摘要

随着电信数据传输对速率和带宽的要求变得越来越迫切，原有建成的网络是基于话音传输业务的网络，已不能适应当前的需求。而建设新的宽带网络需要相当大的投资且建设工期长，无法满足特定客户对高速数据传输的近期需求。 反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个低速数据链路上进行传输，在接收端再还原为高速数据流。本文提出一种基于FPGA的多路E1反向复用传输芯片的设计方案，使用-四个E1构成高速数据的透明传输通道，通过链路容量调整机制，可以动态添加或删除某条E1链路，实现灵活、高效的利用现有网络实现视频、数据等高速数据的传输，能够节省带宽资源，满足客户的需求。 系统分为发送和接收两部分。发送电路实现四路E1的成帧操作，数据拆分采用线路循环与帧间插相结合的方法，A路插满一帧(30时隙)后，转入B路E1间插数据，依此类推，循环间插所有的数据。接收电路进行HDB3解码，线路延迟判断，FIFO和SDRAM实现多路数据的对齐，最后按照约定的高速数据流的帧格式输出数据。整个数字电路采用VHDL硬件描述语言设计，以FPGA器件作为硬件实现，进行了仿真验证。

目录

文摘

英文文摘

声明

第一章 绪 论

1.1 反向复用技术

1.2 MPEG_2简介

1.3 E1简介

1.4 本文研究的背景

1.5 本文研究的内容

第二章 基本原理

2.1 E1的帧结构及其应用

2.1.1语音信号数字化

2.1.2时分复用及30/32路PCM系统

2.1.3数字复接

2.2 MPEG 2传输流语法结构及其接口简介

2.2.1 MPEG—2简介

2.2.2传送流分组层

2.2.3 MPEG_2/DVB接口

2.2.4同步并行接口(SPI)

2.2.5同步串行接口(SSI)

2.2.6异步串行接口(ASI)

2.3 基带传输的码型

2.3.1对传输码型的要求

2.3.2二元码

2.3.3三元码

2.4 虚级联与LCAS协议

2.5 SDRAM

第三章 系统设计

3.1 系统总体设计

3.2 E1接口端的传输帧结构

3.2.1 TSO时隙的传送格式

3.2.2 TSI6时隙的传送格式

3.3 高速数据发送接口模块

3.3.1发送队列管理模块和E1发送FIFO

3.3.2 E1发送接口

3.4 接收方向功能结构

3.5 E1接收接口模块和时钟提取电路

3.6 延迟判断模块

第四章 系统的实现及测试

4.1 VHDL设计大规模数字电路

4.2 FPGA实现

4.3 HDB3编解码的VHDL实现

4.3.1 HDB3编码器的实现

4.3.2 HDB3译码器的实现

4.3.3 HDB3编解码器接口电路的实现

4.4 SDRAM和对齐电路

4.5 FPGA实现中遇到的问题

4.6 时序电路图

参考文献

致 谢