级联式SVG链节单元测试系统的研制

摘要

近年来，伴随着供电质量的要求和电力电子器件的发展，级联式SVG(静止无功发生器)由于具有低开关频率、高压大功率输出、低成本、低谐波污染的优势，得到了广泛的应用。本文以中国电力科学研究院“35kV/15Mvar级联式SVG装置”为项目背景，应生产和调试的需要，开发一套应用于级联式SVG装置核心部件——链节单元性能检测的测试系统。
　　测试系统的测试对象是链节单元模块。文中首先对链节单元的结构组成和工作原理进行了详细地研究，根据链节单元性能指标和测试试验的要求，制定出测试系统的总体设计，经过多个方案的对比论证，最后确定测试系统方案为上位机采用基于嵌入式MCGS组态软件的一体化触摸屏工控机TPC7062K，下位机采用主处理器ARM和协处理器CPLD双核控制的控制板。
　　本文分硬件和软件两部分详细叙述了级联式SVG链节单元测试系统的研制过程。硬件设计部分有ARM单片机STM32的最小系统设计、CPLD EPM1270外围电路设计、RS232通讯接口电路设计、光纤收发器接口电路设计等。软件设计部分有上位机嵌入式MCGS组态软件设计和下位机ARM和CPLD程序设计。其中，上位机与下位机之间采用基于Modbus通信协议的串行通讯，测试系统与被测系统之间采用异步串行通讯。
　　另外，本文还对测试系统进行了试验，包括测试系统性能测试试验和链节单元试验。系统性能测试用以验证测试系统的测试精度和工作稳定性，链节单元试验是用以验证测试系统的适用性。通过试验测试，证明了本文研制的链节单元测试系统不仅满足链节测试要求，而且工作稳定可靠。