基于可重构多核处理器的视频解码加速方法研究

摘要

随着嵌入式系统的快速发展，多媒体对嵌入式系统的功耗、灵活性、成本和集成度等提出了更高的要求，这样使得基于专用集成电路的硬件运行方式和基于通用处理器的软件运行方式不能同时满足要求。可重构概念就是在这种背景下提出的一种将硬件的高效性和软件的灵活性综合在一起的新的计算体系结构。可重构多核处理器以“嵌入式ARM处理器+可重构计算单元阵列”的架构，不仅融合了专用集成电路和通用处理器的优点，同时增加了可重构计算单元阵列并行处理复杂运算，这一特点成为处理多媒体多样性需求的途径。、H.264视频标准，同时也是MPEG-4第十部分，是由ITU-T视频编码专家组(VCEG)和ISO/IEC动态图像专家组(MPEG)联合组成的联合视频组提出的。本文充分利用了北京交通大学和清华大学合作的863项目中GReP模拟处理器的优势，进一步提高H.264视频编解码算法的效率。但是由于当前处理器的局限性，本论文从反离散余弦变换算法和去块效应滤波算法这两种计算密集的算法挖掘并行映射的可能性，提出这两种算法在可重构多核处理器处理单元的高效并行处理方案。
　　本研究主要内容包括：⑴分析H.264视频标准的解码算法，从算法中寻找适合在可重构多核处理器上实行并行映射的算法，根据可重构硬件分析和核心处理单元的兼容性分析，提出算法的并行映射方案，根据映射规则生成对应的数据流图，在可重构多核处理器和通用处理器上进行验证分析，将两种处理器上的结果进行对比。⑵根据算法在处理器上的兼容性分析，本文对视频解码中的反离散余弦变换(IDCT)算法和去块效应滤波(Deblocking)算法，分析其内部结构的依赖关系，划分其在可重构处理器上的不同区域执行的任务，提出对应的并行化映射方案，验证结果证明大大降低算法的空间复杂度和时间复杂度，从而实现了一定的加速效果。

目录

声明

致谢

摘要

1 引言

1．1 论文的研究背景与意义

1．2 H．264视频标准概述

1．3 可重构多核处理器概述

1．4 论文研究内容与创新

1．5 论文的组织结构

1．6 本章小结

2 可重构多核处理器的架构

2．1 可重构硬件简介

2．2 可重构硬件架构思想

2．3 可重构硬件架构模块

2．3．1 PEA

2．3．2 Router

2．3．3 片上存储架构

2．3．4 ALU

2．4 可重构平台实现方法

2．5 本章小结

3 H．264视频解码关键算法

3．1 H．264编解码原理

3．2 帧内预测

3．3 帧间预测

3．4 DCT变换和IDCT变换

3．5 去块效应滤波

3．6 基于可重构的解码算法特点

3．7 本章小结

4 视频解码关键算法的可重构映射和实现

4．1 可重构并行计算介绍

4．2 可重构映射介绍

4．2．1 映射流程介绍

4．2．2 映射语法介绍

4．2．3 配置平台介绍

4．3 IDCT算法映射分析和方法实现

4．3．1 IDCT算法分析

4．3．2 IDCT算法映射实现

4．4 去块效应滤波算法映射分析和方法实现

4．4．1 去块效应滤波算法分析

4．4．2 去块效应滤波算法映射实现

4．5 本章小结

5 基于可重构架构的算法验证和分析

5．1 算法映射验证平台和方法介绍

5．2 基于可重构多核处理器的IDCT算法验证对比

5．3 基于可重构多核处理器的去块效应滤波算法验证对比

5．4 本章小结

6 总结

6．1 工作总结

6．2 工作展望

参考文献

附录

作者简历及攻读硕士学位期间取得的研究成果

学位论文数据集