高性能通用处理器核的低功耗技术研究

摘要

处理器是现代各种计算机设备的核心，一直以来高性能通用处理器的发展代表和反映了集成电路业芯片设计的最高水平。随着集成电路进入深亚微米及纳米级工艺后，高性能通用处理器的设计面临着一系列新的难题，而功耗就是其中至关重要的一方面。处理器芯片的功耗不但在很大程度上影响着处理器的性能、封装、测试以及系统可靠性等，还在很大程度上决定着片上系统以及未来多核处理器设计的发展方向，功耗问题开始成为阻碍目前高性能通用处理器深入发展的最主要因素之一，甚至被业界人士认为是对摩尔定律的一大挑战。 本文针对当前高性能通用处理器设计，结合龙芯2号高性能通用CPU的研制，对高性能通用处理器核的低功耗技术进行研究，提出了一系列实用有效的低功耗技术和方法。本文的主要贡献如下： 1．提出了加速门级功耗仿真与分析的方法。一方面针对电路工作状态下的动态功耗，提出了信号仿真统计与概率传递相结合的功耗计算思想，使得门级功耗仿真速度与传统的功耗仿真方式相比能够提高一个数量级以上；另一方面针对电路不工作状态下的静态功耗，提出了基于改进的模拟退火算法的峰值功耗评估方法，利用此方法能够快速地得到电路的峰值静态功耗并为低功耗设计提供最小漏电状态的输入向量；2．提出了低功耗的时钟网络设计方法。通过对高性能通用处理器中时序逻辑特点的详细分析，提出采用带门控使能的多比特触发器设计方法来降低时钟功耗。一方面利用带门控使能的触发器电路降低时钟节点的平均翻，另一方面通过多比特触发器的采用进一步降低了时钟树规模，从而在不增加ASIC物理设计复杂度的情况下大大降低了龙芯处理器的时钟网络功耗： 3．提出了乱序多发射队列的低功耗结构。针对龙芯2号发射队列的设计特点，提出了一种变全相联比较为部分相联比较的低功耗结构，在有效保证处理器性能的基础上实现了发射队列的低功耗设计。并进一步提出通过减少侦听浮点总线的项数以及减少指令立即数域的保存等方法减少发射队列中相应部分的开销，有效降低了面积和功耗； 4．提出了物理寄存器堆的低功耗访问方法。首先结合龙芯2号物理寄存器堆的电路设计，提出了多读写端口物理寄存器堆的结构级功耗模型。基于该模型，本文对物理寄存器堆的读写功耗进行了优化，提出了降低物理寄存器堆读写功耗的一系列实用性方法，使得龙芯2号物理寄存器堆的功耗降低约一半左右； 5.提出了高性能、低功耗的功能部件设计方法。首先提出了操作数隔离技术与输入向量控制技术相结合的低功耗设计方法，在减少功能部件动态功耗的同时进一步降低了静态功耗，因此更加适用于目前深亚微米级的低功耗设计。特别地，本文进一步结合具体算法的创新，提出了功能部件中的高性能、低功耗浮点加减运算结构以及高能效的定、浮点乘法运算结构。 以上成果可以使得以龙芯2号高性能通用处理器核为基本研究对象的各模块功耗平均降低一半左右，其中大部分成果不但适用于龙芯处理器设计，对于其它通用处理器设计也同样适用。本文结合了作者及其项目组同事在龙芯处理器研制方面多年来的逻辑设计与物理设计经验，并以真实的处理器模块为实验对象，因此提出的相关低功耗方法有着较强的实用性，部分低功耗设计策略已在龙芯2号中得到应用，并将在未来的龙芯3号处理器设计中得到进一步采用。

目录

文摘

英文文摘

论文说明：图目录及表目录

声明及论文版权使用授权书

第一章绪论

第二章门级功耗分析及其仿真加速方法

第三章时钟网络的低功耗设计

第四章发射队列的低功耗结构研究

第五章物理寄存器堆的低功耗访问方法研究

第六章低功耗功能部件设计方法

第七章高性能浮点加减算法的低功耗设计

第八章高性能定、浮点乘法运算的低功耗设计

第九章结束语

参考文献

致谢

作者简历