文摘
英文文摘
论文说明:图表目录
声明
第1章 绪论
1.1 研究背景
1.1.1利用多核加速串行应用的研究意义
1.1.2传统线程级并行技术的局限
1.2 线程级推测并行技术
1.2.1事务存储技术简介
1.2.2线程级推测技术简介
1.2.3将线程级推测技术与事务存储技术相结合的优势
1.3 论文研究目标和主要工作
1.4 论文结构
第2章 相关研究工作
2.1 线程级推测技术发展趋势
2.1.1硬件式线程级推测
2.1.2软件式线程级推测
2.1.3软硬结合式线程级推测
2.1.4线程级推测代表性工作Hydra
2.2 事务存储技术发展趋势
2.2.1硬件支持的事务存储系统实现方案
2.2.2软件支持的事务存储系统实现方案
2.2.3事务存储代表性研究工作LogTM
2.3 线程级推测与事务存储技术结合的技术发展趋势
2.3.1软硬件结合的技术发展趋势
2.3.2线程级推测与事务存储技术结合的代表性研究工作TCC
2.4 小结
第3章 线程级推测并行性研究方法与剖析工具
3.1 线程级推测并行性研究方法
3.1.1线程划分与推测执行模型
3.1.2线程级推测并行化的性能影响因素
3.1.3线程级依赖分析方法
3.1.4剖析指导的线程划分机制
3.1.5基于事务存储的线程划分方案
3.2 线程级推测并行性剖析工具
3.2.1剖析方案框架设计
3.2.2剖析工具实现机制
3.2.3 OpenPro剖析工具集设计说明
3.3 小结
第4章 线程级推测并行性的应用适应性研究
4.1 应用分类与研究意义
4.2 实验方案说明
4.3 桌面应用的适应性分析
4.3.1应用选取说明
4.3.2针对循环结构的性能评测
4.3.3针对子程序结构的性能评测
4.3.4小结
4.4 多媒体应用的适应性分析
4.4.1应用选取说明
4.4.2针对循环结构的性能评测
4.4.3针对子程序结构的性能评测
4.4.4小结
4.5 高性能计算应用的适应性分析
4.5.1应用选取说明
4.5.2针对循环结构的性能评测
4.5.3针对子程序结构的性能评测
4.5.4小结
4.6 小结
第5章 多核事务存储处理器系统设计优化
5.1 简介
5.1.1设计思路
5.1.2优化方案
5.2 硬件结构模型
5.2.1硬件体系结构
5.2.2推测执行硬件支持机制
5.2.3按序提交硬件支持机制
5.3 编程模型
5.3.1循环封装
5.3.2变量声明调整
5.3.3运行时库
5.3.4编译器支持
5.4 线程执行模型
5.4.1概述
5.4.2推测线程初始化
5.4.3推测线程启动
5.4.4推测线程执行
5.4.5推测线程提交
5.5 PTT模拟器实现
5.5.1 GEMS模拟器简介
5.5.2 PTT模拟器实现说明
5.6 小结
第6章 支持推测并行化的多核事务存储体系结构性能评测
6.1 实验方案
6.1.1方案概述
6.1.2测试程序集
6.1.3实验配置及其计算访存通信代价模型
6.2 基本性能评测
6.2.1加速比分析
6.2.2回退率分析
6.2.3 IPC分析
6.2.4缓存缺失率分析
6.2.5链路延迟分析
6.2.6小结
6.3 系统性能影响因素评测
6.3.1互联拓扑
6.3.2令牌传递开销
6.3.3 L2 Cache组织
6.3.4线程启动策略分析
6.3.5线程重试策略分析
6.3.6小结
6.4 剖析指导的优化方案
6.4.1设计原理
6.4.2在线剖析PCL性能分析模型
6.4.3线程启动阶段的优化
6.4.4线程执行阶段的优化
6.4.5小结
6.5 小结
第7章 全文总结
7.1 研究工作和成果
7.2 主要创新
7.3 进一步的工作
参考文献
致谢
在读期间发表的学术论文与取得的研究成果
在读期间参与的科研项目