声明
摘要
第1章 绪论
1.1 计算机体系结构仿真技术背景
1.1.1 基本仿真技术
1.1.2 典型仿真器简介
1.2 关键问题与研究现状
1.2.1 性能与精准度问题
1.2.2 几种仿真加速技术
1.2.3 并行仿真技术简介
1.3 本文的研究目标、内容与贡献
1.4 本文章节安排
第2章 体系结构并行仿真技术分析
2.1 面向不同目标系统的并行仿真技术
2.1.1 单处理器并行仿真
2.1.2 多处理器、多/众核处理器、数据中心并行仿真
2.1.3 仿真器的划分与映射
2.2 同步问题与研究现状
2.2.1 保守协议
2.2.2 乐观协议
2.2.4 两种协议在体系结构仿真中的实现
2.3 典型体系结构并行仿真器分析
2.3.1 WWT
2.3.2 BigSim
2.3.3 COTSon
2.3.4 Graphite
2.4 本章小结
第3章 一种多核处理器时钟精确并行仿真技术
3.1 引言
3.2 相关工作
3.2.1 SimpleCMP
3.2.1 SlackSim
3.3 PCASim仿真器架构概览
3.3.1 PCASim的搭建方法
3.3.2 仿真器结构
3.4 关键技术
3.4.1 共享存储保护
3.4.2 悬挂路障同步机制
3.4.3 网络仿真
3.4.4 针对多线程的性能优化
3.5 实验评测与分析
3.5.1 实验设置
3.5.2 实验结果与分析
3.6 本章小结
第4章 两级同步:面向众核处理器的时钟精确并行仿真技术
4.1 引言
4.1.1 众核处理器发展状况简介
4.1.2 众核处理器并行仿真技术现状分析
4.2 众核并行仿真器MCASim框架
4.3 两级同步的作用机制
4.3.1 前瞻量路障、源路障、目标路障
4.3.2 两级同步:点到点同步与全局同步
4.4 两级同步性能的理论分析
4.4.1 两级同步与Slack同步性能的近似等价性
4.4.2 Slack同步的性能分析
4.4.3 Quantum同步的理论模型
4.5 实验
4.5.1 实验设置
4.5.2 实验结果与分析
4.5.3 模型验证
4.6 本章小结
第5章 放松约束的墙钟同步技术
5.1 Quantum同步的性能分析
5.2 松弛同步的性能与精确分析及研究现状
5.2.1 性能分析
5.2.2 精确度问题
5.2.3 研究现状
5.3 墙钟同步机制及其理论基础
5.3.1 运作机制概述
5.3.2 理论基础
5.3.3 若干实现问题
5.3.4 性能开销
5.4 墙钟同步在众核处理器仿真环境下的条件约束
5.5 实验
5.5.1 实验设置
5.5.2 实验结果与分析
5.6 本章小结
第6章 一种数据中心并行仿真技术
6.1 引言
6.1.1 数据中心并行仿真技术简介
6.1.2 研究现状
6.2 数据中心仿真器架构
6.2.1 仿真器搭建方案
6.2.2 各组件的集成与映射部署
6.3 数据中心并行仿真环境下的墙钟同步
6.3.1 路障同步在数据中心并行仿真环境中的性能问题
6.3.2 数据中心并行仿真环境适用墙钟同步的有利条件
6.3.3 不利条件
6.4 实验
6.4.1 实验设置
6.4.2 实验结果与分析
6.5 本章小结
第7章 总结及展望
7.1 全文总结
7.2 未来工作展望
致谢
参考文献
在读期间发表的学术论文与取得的其他研究成果
在读期间参与的科研项目