10Gbps真随机数产生器设计与验证

摘要

量子密钥分发(QKD)系统对真随机数有着实时而大量的需求。且随着QKD系统升级和未来小型化发展需要，现有商用真随机数芯片与一些科研阶段的高速真随机数产生设备，均不能同时满足速度和体积的要求。为此，QKD系统升级需求提出设计具有多通道的高速真随机数产生器的半导体芯片。
　　高速真随机数产生芯片需要满足以下需求:
　　1.每路真随机数产生率最高数据率需要达到1Gbps，真随机数的输出需要为定频输出，对于每一个请求（时钟），必须有一位真随机数的输出;
　　2.单芯片需要集成10路独立的真随机数产生通道，以满足量子光源在指定发生频率时，对真随机数的并行需求;
　　3.体积和功耗尽量控制，以方便系统的升级和集成化设计。
　　为了实现上述目标，针对现有真随机数产生方案进行研究，并选择能容易且可靠的以半导体芯片形式实现的数字电路时钟抖动采样方案。首先对真随机产生器的结构进行了数学分析，并使用FPGA对方案进行拓扑结构原型验证;再利用半导体CMOS工艺完成了芯片设计，通过MPW形式进行了流片加工，并进行了芯片封装和测试。最后利用配套的高速真随机数验证系统采集真随机数，用于NIST随机数测试。
　　最终，真随机数产生器原型芯片实现了如下指标，成功完成预期设计目标。
　　1.在6mm×6mm的QFN48封装内，实现了10通道独立的真随机数产生器，单通道支持定频最高数据率1Gbps。
　　2.在3.3V IO电源和1.2V核心电源供电，1Gbps数据产生率，10通道全开的条件下，典型功耗为800mW。
　　3.在1Gbps的数据产生率条件下，产生的真随机数可以通过NIST随机数质量验证。
　　本论文的创新点主要表现在如下几个方面:
　　1.在6mm×6mm的QFN48封装内，实现了10通道独立的真随机数产生器，每通道数据产生率可达1Gbps，芯片具有高速高集成度的特点。
　　2.建立了完备的真随机数测试平台，完成了芯片的随机性验证。测试结果表明，其真随机性能够满足NIST标准要求。
　　3.开发了真随机数验证系统的多通道速度匹配技术，实现了各通道数据的同步获取，化简了验证工作。

目录

声明

摘要

图目录

表目录

缩略词对照表

第1章 绪论

1．1 真随机数产生的意义

1．1．1 量子密钥分发系统对高速真随机数的需求

1．1．2 随机数与随机数产生器

1．2 国内外的研究动态及水平

1．3 随机数产生的关键技术及难点

1．4 论文的主要工作

第2章 真随机数产生与验证

2．1 基于芯片的真随机数产生方案

2．2 ASIC技术可行性

2．3 基于时钟抖动的真随机数产生方案设计

2．3．1 时钟抖动

2．3．2 理想化模型

2．3．3 真随机数产生器结构设计

2．3．4 环形振荡器的随机抖动源

2．3．5 环形振荡器的数量分析

2．3．6 FPGA原型验证

2．4 本章小结

第3章 10Gbps真随机数芯片设计

3．1 结构设计

3．2 基础单元设计

3．2．1 反向器环形振荡器

3．2．2 异或门网络

3．2．3 后处理结构

3．2．4 SPI配置结构

3．2．5 输入输出单元

3．3 多通道与最终定型

3．3．1 单通道结构

3．3．2 多通道结构

3．4 后仿真

第4章 10Gbps真随机数验证系统设计

4．1 验证依据、需求分析

4．2 基于NI FlexRIO的高速真随机数验证系统

4．2．1 系统硬件组成

4．2．2 系统硬件总体方案设计

4．2．3 系统软件设计

4．2．4 误码率测试

4．3 基于Virtex-6 FPGA的高速真随机数验证系统

4．3．1 总体设计方案

4．3．2 数据采集模块

4．3．3 数据缓存模块

4．3．4 数据上传模块

4．3．5 网络收发器

4．3．6 上位机程序

4．3．7 误码率测试

4．4 本章小结

第5章 10Gbps真随机数芯片测试

5．1 封装

5．1．1 流片

5．1．2 封装

5．1．3 管脚定义

5．2 电子学测试

5．2．1 测试目标

5．2．2 测试方案

5．2．3 测试结果

5．3 真随机数质量验证

5．3．1 测试目标

5．3．2 测试方案

5．3．3 测试记录

第6章 总结与展望

6．1 本论文内容总结

6．2 展望

参考文献

附录

致谢

在读期间发表的学术论文与取得的研究成果