总线通信中错误检测及处理机制的研究

摘要

在数据通信中，噪声源的存在可能导致数据在传输过程中发生错误。因此，一个可靠的系统必须有检测和纠正这种错误的机制。本文研究的主题是总线通信中的错误检测和处理机制，并以USB(UniversalSerialBus，通用串行总线)和PCI(PeripheralComponentInterconnect)总线作为实例对串行和并行总线中的错误检测和处理机制做了研究并进一步探讨了其具体设计实现方式。　　论文首先介绍了总线通信中差错控制的基本理论：差错控制方式和检错纠错编码理论，在此基础上引入了USB总线和PCI总线差错控制机制的基本理论和设计实现。关于USB总线，主要从差错控制方式和检错纠错编码方式这两个方面分别做了论述。关于PCI总线，讨论了其奇偶校验的基本理论，以及奇偶校验码在PCI总线中的设计实现。　　论文的最后介绍了就一个完整USB设备端控制器的设计方案及设计流程。首先给出了USB设备端控制器的模块结构划分方案，然后给出了RTL级和门级的验证测试方案，最后讨论了整个芯片面向FPGA的综合过程，并详细介绍了FPGA中RAM的综合情况。

目录

文摘

英文文摘

论文说明：答辩委员会签名、插图清单、表格清单

独创性声明及学位论文版权使用授权书

致谢

第一章绪论

1.1通信的基本概念

1.2总线通信以及差错控制技术

1.3差错控制方式分类

1.3.1重传反馈方式

1.3.2前向纠错方式

1.3.3混合纠错方式

1.4差错控制数学模型

1.5差错控制编码的原理及纠错能力

1.5.1基本概念

1.5.2几种常用的简单检错码

1.6本文的章节安排及主要内容

第二章总线通信中错误检测及处理机制的研究

2.1计算机总线的发展

2.1.1总线类型

2.1.2总线组成

2.2通用串行总线(USB)总线中错误检测及处理机制

2.2.1 USB协议简介

2.2.2.USB总线错误检测及处理机制

2.3 PCI总线中错误检测和处理机制

2.3.1 PCI总线信号描述

2.3.2 PCI总线中奇偶校验机制

2.4小结

第三章总线通信中错误检测及处理机制的实现

3.1 USB总线中的错误检测及处理机制的实现

3.1.1 USB协议中的差错控制方式

3.1.2检错编码方式的实现概述

3.2 PCI总线中奇偶校验理论和实现

3.3小结

第四章通用串行总线设备控制器的设计

4.1 FPGA设计流程概述

4.1.1设计输入

4.1.2功能仿真

4.1.3逻辑综合与优化

4.1.4布局布线

4.1.5器件测试

4.2 USB设备控制器的设计

4.2.1 USB设备控制器概述

4.2.2 USB设备控制器的特点

4.2.3 USB256R外接信号定义

4.2.4存储器的组织

4.2.5 USB256R控制端点

4.2.6 USB256R控制传输设计

4.3 USB设备控制器的验证

4.4 USB设备控制器的综合

4.4.1综合的实质

4.4.2综合工具的使用

4.4.3 USB256R中RAM的综合

4.4.4 USB256R综合结果

4.5 USB256R布局布线

4.6总结

第五章总结和展望

5.1总结

5.2展望

参考文献

攻读硕士学位期间发表的论文