基于8086单芯片计算机外设IP软核设计技术的研究

摘要

ITRS预计到2010年时半导体工艺技术将进入45纳米阶段，单个芯片可以集成数十亿计的晶体管。基于这种技术发展的趋势，单台PC机的全部电路(显示器和键盘除外)都可以集成到一块芯片实现单芯片计算机。本文工作围绕基于8086的单芯片计算机最小集项目开展研究，采用IP/SoC的设计方法，设计了最小集中两个重要的外设IP电路—可编程外围接口IP与可编程外围定时/计数器IP，并实现了这两个IP分别与8255和8254芯片指令集兼容，最后实现了两个IP在单芯片计算机平台中的集成验证。 为了增加整个芯片平台的可测性与可调试性，本文讨论了目前流行的边界扫描测试技术，设计了边界扫描测试电路—JTAG调试模块，增强了芯片的可测试性与可调试性。 实验结果显示，两个外围IP与JTAG调试模块都能很好的满足设计的要求。 主要工作和取得的成果如下： 1)探讨了一种基于8086 CPU核的单芯片计算机平台的架构，设计两款外围接口IP软核a8255和a8254，并对其进行IP独立验证，实现基于8086单芯片计算机平台的最小集搭建； 2)设计基于IEEE 1149.1标准的JTAG调试模块，为单芯片计算机提供测试与调试端口。

目录

文摘

英文文摘

论文说明：图表目录

声明

致谢

第一章绪论

1.1课题研究背景

1.1.1单芯片计算机产业背景

1.1.2单芯片计算机平台

1.2课题研究内容

1.3课题研究意义

1.4论文结构安排

1.5本章小结

第二章基于HGD8086单芯片计算机外围接口IP的设计

2.1微型计算机接口技术概述

2.1.1接口的构造

2.1.2可编程外围接口芯片及其分类

2.2可编程外围接口A8255 IP软核系统级设计

2.2.1 a8255概述

2.2.2 a8255外部信号

2.2.3 a8255寄存器

2.2.4 a8255操作模式

2.3可编程外围接口A8255 IP 的RTL级设计

2.3.1 a8255顶层模块的设计

2.3.2 a8255三个端口模块的设计

3.3.3 a8255 CPU接口与控制逻辑模块的设计

2.3.5 a8255 IP模块的仿真

2.4可编程外围定时/计数器A8254 IP软核系统级设计

2.4.1 a8254概述

2.4.2 a8254外部信号

2.4.3 a8254寄存器

2.4.4 a8254操作模式

2.5可编程外围定时/计数器A8254 IP 的RTL级设计

2.5.1 a8254内部模块结构

2.5.2 a8254顶层模块的设计

2.5.3 a8254地址解码模块的设计

2.5.4 a8254输出选择模块的设计

2.5.5 a8254计数器通道0～2顶层模块的设计

2.5.6 a8254测试环境的搭建与仿真

2.6单芯片计算机最小集实现与验证

2.6.1单芯片计算机最小集的RTL级设计

2.6.2单芯片计算机最小集的RTL级仿真

2.7本章小结

第三章单芯片计算机JTAG调试模块的设计

3.1 JTAG调试模块的系统级设计

3.1.1 JTAG信号

3.1.2 JTAG寄存器

3.1.3 JTAG指令

3.1.4 JTAG对寄存器的访问

3.2 HGD8086平台中JTAG调试模块的RTL级设计

3.2.1 JTAG调试模块的设计

3.2.2jtag模块的设计

3.4基于HGD8086单芯片计算机JTAG调试模块的验证

3.5本章小结

第四章总结与展望

4.1总结

4.2展望

参考文献

攻读硕士学位期间发表的论文