首页> 中文学位 >基于可重构阵列架构的智能处理器残差网络模块设计
【6h】

基于可重构阵列架构的智能处理器残差网络模块设计

代理获取

目录

第二章 要求面向人工智能算法软硬件协同设计

2.2.2 池化层

5.3问题与解决方案

展开▼

著录项

  • 作者

    谢文婷;

  • 作者单位

    西安电子科技大学;

  • 授予单位 西安电子科技大学;
  • 学科 软件工程
  • 授予学位 硕士
  • 导师姓名 刘帘曦,王峥;
  • 年度 2020
  • 页码
  • 总页数
  • 原文格式 PDF
  • 正文语种 chi
  • 中图分类 计算技术、计算机技术;
  • 关键词

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号