稀疏卷积神经网络FPGA加速器的设计与研究

目录

声明

第1章 绪论

1.2国内外研究现状

1.3研究内容与章节安排

第2章 卷积神经网络加速器优化技术简介

2.1卷积神经网络模型压缩

2.1.1 卷积神经网络的低精度计算

2.1.2 卷积神经网络的剪枝

2.2数据调度方式设计

2.3卷积神经网络加速器架构设计

2.4本章小结

第3章 加速器数据调度设计

3.1.1 输出通道并行性

3.1.2 输出像素并行性

3.1.3 并行性的组合实现

3.2稀疏优化的数据调度设计

3.2.1 循环展开策略

3.2.2 稀疏优化

3.3卷积多循环访存建模分析

3.3.1 层次化存储结构设计

3.3.2 基于层次化存储结构的访存模型

3.3.3 不同循环展开策略的分析结果

3.4本章小结

第4章 基于FPGA的加速器设计与实现

4.1稀疏权重编码

4.2加速器整体架构设计

4.2.1 主控制器设计

4.2.2 输入像素调度模块设计

4.2.3 计算单元组的设计

4.2.4 计算单元及池化单元设计

4.2.5 缓存容量设置

4.2.6 支持多种网络的指令集

4.3实验验证与分析

4.3.1 实验环境

4.3.2 计算单元的有效利用率

4.3.3 加速器的设计空间优化

4.3.4 资源利用率

4.3.5 与不同加速器性能对比

4.4本章小结

第5章 总结与展望

5.2展望

参考文献

致谢

在读期间取得的科研成果