异构多核系统中关键算法的硬件加速引擎设计

摘要

随着现代数字信号处理向大容量数据、高速实时计算发展，高速、高性能计算及其实现手段成为近代数学和信息处理技术的重要命题。传统的单核处理系统已经难以满足庞大的信息处理量和复杂信号的处理。多核芯片技术的产生，为解决这一问题提供了有效解决方案，并得到了业界广泛的认可。特别是集成了多种体系结构和不同功能的处理器核的异构多核系统，可以将不同的计算任务分配给不同的处理器核并行处理，通过异构计算单元加速任务执行，能够为多种应用提供更加灵活、高效的处理机制，满足多种应用需求，成为未来多核技术主要发展方向之一。
　　随着复杂信号高性能、高密度计算需求的日益膨胀，传统的将计算任务映射在多核系统中不同的处理核上，已难以满足高速实时处理的要求。因此，多核和加速器形式的架构应运而生，一些多核处理器集成了定制的加速核来加速特定的应用，但其灵活性不高。随着可重构技术的出现，将可重构计算技术应用于硬件加速器中，能够弥补通用运算与软件计算在性能和灵活性上的鸿沟，为复杂高速信号的处理提供更高性能的平台。
　　本文针对上述问题，进行了有关可重构计算技术和异构多核系统中硬件加速器的研究。论文的主要工作如下:
　　首先，本文针对应用需求特征，提炼面向高密度计算的应用特征和部分算法特征，分析出可重用程度高、可有效提高系统性能的计算类型，并对这些运算类型的算法进行了分析和优化，提出了改进的矩阵求逆算法、函数拟合算法和针对算法的硬件架构。
　　其次，本文在优化算法和结构的基础上，设计了一款面向异构多核系统的可重构硬件加速引擎，该硬件加速引擎主要面向高密度计算领域中矩阵类运算。特别是矩阵求逆运算，能够高效地完成16阶、32阶、64阶、128阶单精度实数矩阵求逆运算。此外，在不增加运算和存储资源的情况下，重构了拟合和多目运算，丰富了该可重构硬件加速引擎的功能。
　　最后，本文对设计的硬件加速引擎进行了实验测试和性能分析，并介绍了该硬件加速引擎在异构多核系统中的集成，验证了所设计的硬件加速引擎具有较高的性能。

目录

声明

致谢

摘要

第一章 绪论

1．1 研究背景和研究意义

1．2 相关技术介绍

1．2．1 多核技术

1．2．2 高密度计算

1．2．3 可重构计算

1．2．4 硬件加速器

1．3 可重构硬件计算系统研究现状

1．4 主要研究内容

1．5 课题来源

1．6 论文组织结构

第二章 可重构硬件加速器关键算法

2．1 关键算法分析

2．2 矩阵运算

2．2．1 矩阵乘法

2．2．2 矩阵分解

2．2．3 矩阵求逆

2．2．4 矩阵转置

2．3 矩阵运算算法优化

2．3．1 改进的矩阵三角分解算法

2．3．2 改进的矩阵求逆算法

2．4 神经网络激活函数拟合算法

2．5 多目运算

2．6 本章小结

第三章 可重构硬件加速引擎设计方案

3．1 硬件加速引擎架构

3．2 硬件加速引擎工作原理

3．2．1 硬件加速引擎功能结构

3．2．2 硬件工作流程

3．3 运算结构选择

3．3．1 矩阵求逆运算结构选择

3．3．2 矩阵乘运算结构选择

3．3．3 拟合运算结构选择

3．4 存储策略

3．4．1 存储资源管理和分配

3．4．2 地址无冲突设计

3．5 地址产生规律

3．5．1 矩阵求逆运算类型下地址产生规律

3．5．2 多目运算和矩阵转置模式下读／写地址规则

3．6 地址和数据解交织

3．7 四种重构模式

3．7．1 矩阵求逆运算模式

3．7．2 矩阵转置运算模式

3．7．3 多目运算模式

3．7．4 拟合运算模式

3．8 本章小结

第四章 可重构硬件加速引擎验证与性能评估

4．1 验证目标与验证方案

4．2 运算误差分析

4．3 资源占用分析

4．4 性能分析

4．5 本章小结

第五章 可重构硬件加速引擎在异构多核系统中的集成

5．1 可重构硬件加速引擎在异构多核SoC中的集成方式

5．2 可重构硬件加速引擎在异构多核SoC中的集成

5．3 异构多核SoC系统功能验证

5．3．1 面向复杂空间信号处理的多核系统验证平台

5．3．2 面向复杂空间信号处理的多核系统验证平台

5．4 本章小结

第六章 总结与展望

6．1 总结

6．2 展望

参考文献

攻读硕士学位期间的学术活动及成果情况