TI-ADC数字校准技术研究

摘要

为了满足蓬勃发展的各种电子产品的性能需要,人们对模数转换器(Analog-to-Digital Converter,ADC)的转换速度和转换精度提出了越来越高的要求。其中,时间交织模数转换器(Time-Interleaved Aanlog-to-Digital Convener,TI-ADC)利用多个高精度子ADC并行工作提高采样率,从而达到高速高精度的目的。然而,存在于通道内及通道间的各项非理想因素严重限制了ADC的总体性能。例如,受制造工艺水平的限制,TI-ADC各子通道间将出现失配误差,造成系统动态性能无法与子ADC性能保持线性比例,意味着采用更高精度的子ADC却无法有效提升TI-ADC的总体精度。
　　本文聚焦通道间失配误差中最难处理的时间失配误差。首先对TI-ADC的时间误差进行了分析,并总结了当前主流校准算法中存在的主要问题。针对这些问题,设计了三种全数字校准算法:(1)设计了一种基于通道复用技术的校准结构,利用该结构的校准算法,硬件复杂度不随通道数的增加而增加,配合本文所使用的校准算法,能从根源上解决输入信号的频率不满足子ADC的Nyquist采样定理时校准方向可能错误的问题,扩展了系统带宽,使其能够校准宽带宽输入信号;(2)设计了一种校准方向纠错算法,提供了另一种解决方案,以解决输入信号不满足子ADC的Nyquist采样定理时校准方向出错的问题,配合所使用的校准算法,能够扩展输入信号的带宽;(3)设计了一种带参考通道的TI-ADC时间误差校准算法,并利用变步长LMS算法实现在高精度TI-ADC情形下的快速校准。此外,本文还利用不含时间误差时输入信号与其导数正交的特点,设计了一种时间误差估计算法,并对传统的基于Taylor展开的时间误差补偿算法进行了改进。
　　对以上校准算法在MATLAB/Simulink、Modelsim和FPGA开发板上进行了多平台仿真验证,验证结果一致。在FPGA验证中,对于理想ENOB分别为8Bits、12Bits和20Bits的TI-ADC,实际ENOB分别由校准前的4.84Bits、6.17Bits和4.58Bits,提高到校准后的7.81Bits、11.80Bits和19.54Bits。

目录

声明

致谢

摘要

第1章 绪论

1．1 研究背景及意义

1．2 时间交织ADC的校准算法研究现状

1．3 本论文主要内容与创新点

1．3．1 本论文的主要内容

1．3．2 本论文的创新点

第2章 时间交织ADC的工作原理及误差来源分析

2．1 设计性能指标

2．2 TI-ADC的工作原理

2．2．1 TI-ADC的失配误差分析

2．2．2 TI-ADC的时间误差的分析

2．2．3 时间误差的仿真验证

2．3 小结

第3章 当前TI-ADC校准算法存在的问题

3．1 当前主流校准算法的常见设计思路

3．2 主流校准算法存在的问题

3．3 小结

第4章 校准算法的设计与验证

4．1 基于通道复用的校准算法

4．1．1 基本思想和原理

4．1．2 时间误差估计算法

4．1．3 时间误差补偿原理

4．1．4 改进的指数平均器和LMS迭代器

4．1．5 算法的MATLAB仿真验证

4．1．6 实现高精度的改进算法

4．1．7 算法的RTL级与FPGA板级验证

4．1．8 小结

4．2 基于方向纠错算法的误差校准算法

4．2．1 基本思想和原理

4．2．2 时间误差校准算法

4．2．3 校准方向纠错算法

4．2．4 改进的校准方向判断模块

4．2．5 算法的MATLAB仿真验证

4．2．6 算法的RTL级与FPGA板级验证

4．2．7 小结

4．3 带参考通道的变步长LMS迭代高精度校准算法

4．3．1 变步长LMS迭代算法的基本思想和原理

4．3．2 时间误差校准算法

4．3．3 算法的MATLAB仿真验证

4．3．4 算法的RTL级与FPGA板级验证

4．3．5 小结

4．4 小结

第5章 总结与展望

5．1 论文工作总结

5．2 后续工作展望

参考文献

攻读硕士学位期间的学术活动及成果情况