声明
致谢
摘要
第一章绪论
1．1研究背景与意义
1．1．1研究背景
1．1．2 IC设计流程的安全问题
1．1．3芯片的安全事件
1．2研究现状
1．3论文主要研究内容
1．4论文的组织结构
第二章硬件木马概述
2．1硬件木马的基本原理
2．1．1硬件木马的构成
2．1．2硬件木马的特点
2．2硬件木马的分类
2．2．1数字型硬件木马
2．2．2模拟型硬件木马
2．3硬件木马预防与检测技术研究
2．3．1逻辑测试法
2．3．2旁路分析法
2．3．3可信性设计
2．3．4其他检测方法
2．4本章小结
第三章预防硬件木马植入的协同自测技术
3．1内建自验证技术问题分析
3．2协同自测功耗检测方法
3．2．1协同自测结构
3．2．2 JST植入流程
3．2．3路径规划算法
3．2．4功耗检测灵敏度
3．3实验结果与分析
3．3．1核占用率
3．3．2路径规划
3．3．3 STC的攻击分析
3．3．4 PDC的攻击分析
3．4本章小结
第四章关键路径的实时防护与监测
4．1关键路径的实时监测方案
4．1．1实时监测目标选择
4．1．2电路节点转换概率计算
4．1．3电路关键节点选取算法
4．2关键路径的实时监测
4．2．1监测器结构
4．2．2硬件木马和监测器的插入
4．2．3实时监测的系统架构
4．3实验结果与分析
4．3．1实验条件
4．3．2关键路径选取
4．3．3关键节点的选取和监测器的插入
4．3．4硬件木马的检测结果
4．3．5面积开销分析
4．4本章小结
第五章总结与展望
5．1研究工作总结
5．2未来工作展望
参考文献
攻读硕士期间的学术活动及成果情况
