基于RISC-V和NVDLA的人工智能芯片开发平台研究

目录

声明

1 绪论

1.1 研究背景及意义

1.1.1 研究背景

1.1.2 研究意义

1.2 研究现状

1.2.1 通用型

1.2.2 专用型

1.2.3 类脑型

1.2.4 开源芯片

1.3 本文主要工作及论文结构

1.3.1 主要工作

1.3.2 论文结构

2 基于开源硬件的人工智能芯片研究平台

2.1 开源硬件设计思想

2.2 RISC-V开源指令集的介绍

2.2.1 RISC-V指令集简介

2.2.2 RISC-V架构处理器

2.3 NVDLA硬件加速框架介绍

2.3.1 NVDLA系统架构

2.3.2 NVDLA内部模块

2.4 本章小结

3 基于RISC-V的自定义指令设计

3.1 RISC-V可扩展性

3.1.1 预定义的Custom指令

3.1.2 预留指令编码空间

3.2 指令设计

3.2.1 指令格式

3.2.2 实现方法

3.3 硬件实现

3.3.1 运算模块

3.3.2 接口定义

3.3.3 电路仿真

3.4 本章小结

4 基于NVDLA框架的硬件加速设计

4.1 NVDLA CNN加速框架

4.2 池化运算通路

4.2.1 池化单元存储设计

4.2.2 池化运算通路结构

4.2.3 池化运算通路仿真

4.2.4 驱动及编程接口设计

4.3 卷积运算通路

4.3.1 卷积单元存储设计

4.3.2 卷积运算通路结构

4.3.3 卷积运算通路仿真

4.3.4 驱动及编程接口设计

4.4 数据传输加速

4.4.1 AXI总线协议

4.4.2 访存模块结构设计

4.5 本章小结

5 测试和验证

5.1 设计验证平台

5.1.1 开发平台框架

5.1.2 具体板卡介绍

5.1.3 搭建硬件平台

5.2 功能测试与验证

5.2.1 添加RISC-V自定义指令

5.2.2 验证RISC-V自定义指令

5.2.3 硬件加速驱动测试

5.2.4 网络推理功能验证

5.3 本章小结

6 总结与展望

6.1 全文总结

6.2 未来展望

致谢

参考文献

附录