声明
摘要
1 绪论
1.1 课题研究的背景及意义
1.2 国内外的技术发展趋势
1.2.1 时间统一技术的发展
1.2.2 PCI Express总线接口技术的发展
1.3 论文的主要内容
1.4 论文的结构
2 系统总体方案及关键技术介绍
2.1 系统性能指标及主要功能
2.1.1 系统性能指标
2.1.2 系统主要功能
2.2 系统总体方案设计
2.3 系统关键技术简介
2.3.1 IRIG-B码的技术简介
2.3.2 北斗及GPS技术简介
2.3.3 PCI Express总线技术简介
2.4 系统相关芯片选择
2.4.1 系统中央处理器选择
2.4.2 北斗/GPS双模芯片选择
2.4.3 PCI Express总线驱动芯片选择
3 时统系统的总体硬件设计
3.1 北斗/GPS双模芯片接口设计
3.2 IRIG-B(DC)码的编解码硬件电路设计
3.2.1 IRIG-B(DC)码编码电路设计
3.2.2 IRIG-B(DC)码解码电路设计
3.3 IRIG-B(AC)码的编解码硬件电路设计
3.3.1 IRIG-B(AC)码编码电路设计
3.3.2 IRIG-B(AC)码解码电路设计
3.4 PCI Express总线驱动芯片硬件电路设计
3.4.1 CH367接口硬件原理图设计
3.4.2 硬件中断
3.4.3 外部存储空间
3.5 系统外围接口设计
3.5.1 RS232串口通信
3.5.2 FPGA程序下载及存储的硬件电路设计
3.5.3 电源部分硬件电路设计
4 时统系统的逻辑及软件程序设计
4.1 系统逻辑设计
4.1.1 北斗/GPS双模切换逻辑设计
4.1.2 IRIG-B码编码逻辑设计
4.1.3 IRIG-B码解码逻辑设计
4.2 PCI Express总线应用软件设计
4.2.1 双口RAM模块设计
4.2.2 应用软件设计
5 系统实验结果测试与分析
5.1 IRIG-B码编码结果分析
5.1.1 IRIG-B(DC)码编码结果分析
5.1.2 IRIG-B(AC)码编码结果分析
5.2 IRIG-B码解码结果分析
5.2.1 IRIG-B(DC)码解码结果分析
5.2.2 IRIG-B(AC)码解码结果分析
5.3 基于PCI Express总线的数据交互结果分析
6 总结与展望
参考文献
附录
致谢
作者简介