声明
第1章 绪 论
1.1 课题研究背景及意义
1.2 铁路时间同步网研究现状
1.3 本文主要研究内容
第2章 铁路时间同步网及IEEE1588v2协议
2.1 铁路时间同步网
2.2 铁路时间同步网同步协议及应用
2.2.1 铁路时间同步网同步协议
2.2.2 时间同步协议应用现状
2.3 IEEE1588v2协议
2.3.1 IEEE1588v2协议简介
2.3.2 IEEE1588v2同步原理
2.3.3 IEEE1588v2协议的改进
2.3.4 透明时钟
2.4 铁路时间同步网通信协议移植条件分析
2.4.1 铁路通信网移植IEEE1588v2协议可行性分析
2.4.2 Windows系统时间同步性能测试
2.4.3 linux系统时间同步性能测试
2.5 本章小结
第3章 铁路时间同步模块硬件设计
3.1 硬件系统整体框架
3.2 ARM Cortex-A8处理器AM3358
3.2.1 AM3358处理器简介
3.2.2 AM3358处理器对IEEE1588v2的支持
3.3 以太网PHY电路设计
3.4 时间同步模块电路设计
3.4.1 电源模块设计
3.4.2 RTC电路设计
3.4.3 USB转串口模块设计
3.5 本章小结
第4章 铁路时间同步模块软件设计
4.1 软件系统整体框架
4.1.1 PTPd2简介
4.1.2 软件框架各模块功能描述
4.1.3 IEEE1588v2协议状态机
4.1.4 时钟伺服系统
4.2 最优主时钟算法
4.3 PTPv2报文处理
4.3.1 PTPv2报文处理主程序设计
4.3.2 Sync报文处理流程设计
4.3.3 Follow_Up报文处理流程设计
4.3.4 Delay_Req报文处理流程设计
4.3.5 Delay_Resp报文处理流程设计
4.3.6 Announce报文处理流程设计
4.4 非对称链路的校正
4.4.1 直连非对称链路的校正
4.4.2 非直连非对称链路的校正
4.5 三层BP神经网络模型的构建及时延补偿方法
4.5.1 三层BP神经网络模型的构建
4.5.2 三层BP神经网络模型的时延补偿方法
4.5.3 三层BP神经网络结构设计对比
4.6 本章小结
第5章 时间同步系统性能测试
5.1 软件系统同步精度测试
5.1.1 PTPd2时钟同步过程
5.1.2 PTPd2时钟同步精度测试
5.1.3 PTPd2不对称时延的校正
5.2 硬件系统同步精度测试
5.2.1 硬件系统时钟同步过程
5.2.2 硬件系统时钟同步精度测试
5.3 软硬件结合系统同步精度测试
5.3.1 软硬件结合系统时钟同步过程
5.3.2 软硬件结合系统时钟同步精度测试
5.4 测试结果分析
5.4 本章小结
结论
参考文献
攻读硕士学位期间承担的科研任务与主要成果
致谢
燕山大学;
