基于FPGA的卷积神经网络及椭圆曲线算法的硬件加速研究

目录

摘要

第一章绪论

1．1硬件加速的研究背景及意义

1．2硬件加速的研究对象

1．2．1椭圆曲线算法概述

1．2．2卷积神经网络概述

1．3本文主要研究内容

1．4文章结构

第二章硬件加速关键技术研究

2．1硬件加速机制

2．2 FPGA技术概述

2．2．1 FPGA内部结构

2．2．2基于FPGA的设计方法学

2．3椭圆曲线算法的硬件加速研究

2．3．1有限域

2．3．2椭圆曲线算法

2．3．3椭圆曲线算法硬件加速研究

2．4卷积神经网络的硬件加速研究

2．4．1卷积神经网络

2．4．2平铺策略

2．4．3数据复用策略

2．4．4卷积计算并行性研究

2．4．5设计空间探索

2．5本章小节

第三章椭圆曲线算法硬件加速方案的研究与验证

3．1基于加法器的低功耗架构

3．1．1低功耗架构

3．1．2模加和模减运算

3．1．3交错模乘算法

3．1．4二进制模逆算法

3．1．5点加与倍点调度

3．1．6点乘

3．1．7性能及分析

3．2基于乘法器的高性能架构

3．2．1高性能架构

3．2．2乘法器结构

3．2．3快速模约减算法

3．2．4点加与倍点调度

3．2．5点乘

3．2．6性能及分析

3．3本章小节

第四章卷积神经网络硬件加速方案的研究

4．1可重构卷积神经网络架构设计

4．2可重构卷积加速引擎设计

4．2．1可重构四层卷积加速模块

4．2．2 PE模块及其数据路径

4．3卷积神经网络计算划分

4．3．1参数定义

4．3．2 DCNN层内计算模型

4．4数据传输及存储优化研究

4．4．1数据传输

4．4．2存储模式

4．5分块卷积控制状态机设计

4．6设计空间探索

4．6．1设计空间探索模型

4．6．2设计空间探索两步法

4．7本章小结

第五章卷积神经网络加速器仿真与实验结果

5．1实验平台和开发环境

5．2仿真与验证

5．2．1波形仿真

5．2．2设计空间探索仿真

5．3实验结果与对比

5．3．1综合与实现结果

5．3．2性能仿真结果

5．3．3性能对比和分析

5．4本章小结

结论与展望

参考文献

攻读学位期间发表的论文和参与的项目

声明

致谢