基于FPGA的全数字锁相环设计与研究

摘要

随着电子技术和信息科学的快速发展，锁相环技术在突破了很多技术困难的同时，其应用领域也在不断的扩大，从原先在航天领域的应用，如今，锁相环已深入军事、医疗、工业设计等诸多领域，目前，锁相环已经成为大规模集成电路、片上系统等高质量电子设备中不可或缺的模块。数字锁相环的出现，使锁相环的性能飞速提升，它很好地克服了模拟锁相环遇到的直流部件饱和、零点漂移以及需要进行初始校准等一系列的问题。随着集成电路技术的日益精进，全数字锁相环(ADPLL)相继问世，这种锁相环各个模块的结构全部由数字电路组成，并且具备实时处理能力，以及具有抗干扰性强、体积小和可靠性高等优点。鉴于此，论文设计了一种增减量可变计数式全数字锁相环的结构，并对该锁相环进行了电路设计和仿真分析。
　　论文研究的主要工作如下:
　　(1)对锁相环各部件的结构与性能进行了系统分析和研究，提出了基于增减量可变计数式全数字锁相环结构设计方案;
　　(2)对全数字锁相环的各模块进行了详细的结构设计与电路设计，并且进行了仿真综合;
　　(3)基于上述各个模块的电路设计和仿真，进而实现了整体结构设计与对比仿真分析。从仿真结果得出，此改进型全数字锁相环具有锁定速度快、易于集成及控制灵活等优点。

目录

声明

摘要

第一章 引言

1．1 课题研究的背景及意义

1．2 国内外研究现状

1．3 本文研究的内容和结构安排

第二章 FPGA器件设计基础

2．1 FPGA设计

2．1．1 FPGA历史背景

2．1．2 FPGA的发展现状与前景

2．1．3 FPGA的基本结构与实现原理

2．1．4 FPGA的设计

2．2 仿真验证思想

2．2．1 仿真简介

2．2．2 仿真流程

2．2．3 仿真软件

2．2．4 Modelsim仿真流程简介

2．3 硬件描述语言

2．3．1 Verilog HDL语言简介

2．3．2 Verilog HDL的特点

2．4 本章小结

第三章 锁相环简介

3．1 锁相环的概念

3．2 锁相环简介

3．2．1 模拟锁相环

3．3 数字锁相环

3．3．1 数字锁相环简介

3．3．2 数字锁相环的研究背景

3．3．3 数字锁相环工作原理

3．4 锁相环的应用

3．5 本章小结

第四章 增／减量可变计数式全数字锁相环研究

4．1 全数字锁相环

4．1．1 全数字锁相环简介

4．1．2 全数字锁相环的具体实现

4．2 增／减量可变计数式全数字锁相环设计

4．2．1 设计思路

4．2．2 主控制器设计

4．3 本章小结

第五章 总结与展望

参考文献

致谢

攻读学位期间发表的论文目录