基于FPGA的USB3.0中扰码及解扰码电路设计

摘要

USB2.0(Universal Serial Bus2.0，通用串行总线)接口广泛应用于计算机和外部设备连接。随着传输数据文件的不断增大，现有的USB2.0的传输速率已经无法满足海量数据文件的传输带宽要求。2008年，Intel、TI、NEC等公司推出了新一代USB标准—USB3.0，其传输速率是USB2.0的十倍，最大传输带宽可达5Gbps。USB3.0向下完美兼容USB2.0，而且比USB2.0传输效率更高、功耗更低。现在越来越多的计算机和电子设备配置了USB3.0接口。
　　本文的主要内容是利用FPGA来设计USB3.0物理层中扰码和解扰码电路。论文首先介绍了课题的研究背景以及本文所要设计的扰码和解扰码电路的研究现状，然后分析了USB3.0的总体架构和USB3.0物理层的主要功能模块。由于论文采用FPGA来设计扰码电路，论文还对FPGA相关内容进行了介绍，包括FPGA的结构特点和FPGA设计电路的流程。
　　本文根据USB3.0物理层中扰码及解扰码电路设计要求，结合FPGA特点和设计原则，使用Verilog设计了RTL级并行扰码电路和解扰码电路，并对设计进行了功能仿真验证，最后将电路下载FPGA芯片中进行测试，利用FPGA内嵌逻辑分析仪SignalTap实时测试电路调试结果，验证结果符合设计预期。

目录

声明

摘要

第一章 绪论

1．1 研究背景和意义

1．2 研究现状

1．3 主要研究内容及章节安排

1．4 研究难点和技术路线

第二章 USB3．0接口介绍

2．1 USB3．0简介

2．1．1 USB3．0接口架构

2．1．2 USB3．0数据传输线

2．1．3 USB3．0数据包

2．1．4 USB3．0数据流模式

2．1．5 USB3．0与USB2．0对比

2．2 USB3．0物理层结构

2．3 物理层主要功能模块

2．3．1 时钟产生模块

2．3．2 数据编解码

2．3．3 弹性缓冲器

2．3．4 数据时钟恢复

2．3．5 高速串并转换道路

第三章 扰码及解扰码电路设计

3．1 FPGA简单介绍

3．1．1 FPGA的基本结构

3．1．2 FPGA特点介绍

3．1．3 FPGA的开发设计流程

3．2 扰解码电路介绍

3．2．1 扰解码电路的作用和原理

3．2．2 扰码电路分类

3．3 扰码电路的几种实现方法

3．3．1 串行扰码

3．3．2 并行扰码

3．3．3 基于ROM的扰码

3．3．4 稀疏矩阵并行扰码

3．4 USB3．0中扰码电路设计

3．4．1 扰码电路原理和规则

3．4．2 扰码电路设计方案探讨

3．4．3 8位并行扰码电路的设计

3．4．4 16位并行扰码电路的设计

第四章 扰码电路的仿真与测试

4．1 扰码电路的仿真

4．1．1 8位并行扰码电路的仿真

4．1．2 16位并行扰码电路的仿真

4．2 扰码电路的板级测试

第五章 总结与展望

5．1 总结

5．2 展望

致谢

图表目录

参考文献