首页> 中文学位 >基于FPGA的行波管夹持杆自动测试系统时序控制卡研制
【6h】

基于FPGA的行波管夹持杆自动测试系统时序控制卡研制

代理获取

目录

封面

声明

中文摘要

英文摘要

目录

第一章 引言

1.1 课题的来源

1.2 测试夹持杆衰减涂层沿轴分布的意义

1.3 国内国外的研究现状

1.4 论文的研究内容

1.5 论文构成

第二章 设计测试系统的理论依据

2.1 S参数的含义

2.2 本测试系统的理论依据

2.3 本测试系统的测试模型

2.4 本章小结

第三章 整个测试系统的构建

3.1 测试系统的总体构成

3.2 测试系统的传动装置

3.3 测试系统的微波传输部分

3.4 测试系统的控制部分

3.5 本章小结

第四章 时序控制卡的设计

4.1 时序控制卡的功能与总体结构

4.2 时序控制卡模拟电路部分

4.3 时序控制卡数字电路部分

4.4 时序控制卡的逻辑控制

4.5 时序控制卡的程序代码

4.6 本章小结

第五章 测试系统的校准

5.1 测试系统校准的意义

5.2 校准的方式

5.3 本章小结

第六章 测试过程和结果分析

6.1 测试系统的软件

6.2 软件测试的结果

6.3 本章小结

第七章 结论

致谢

参考文献

附录

攻读硕士学位期间取得的研究成果

展开▼

摘要

行波管以其独特的性能优势被广泛地应用于电子对抗系统中。它的性能很大程度上取决于其内部夹持杆上衰减涂层的轴向衰减分布规律。
  本课题所设计的测试系统能对X和Ku波段的行波管夹持杆上衰减涂层的轴向衰减分布规律进行测试。利用测试系统的测试结果,我们可以有效地提高行波管的性能。本测试系统由微波系统、测试软件和硬件三部分组成。硬件部分主要包括工控机、采集卡、时序控制卡、步进电机和传动装置。本文研制的时序控制卡包括数字和模拟电路两部分。数字电路部分采用FPGA(Field Programmable Gate Array,现场可编程门阵列)实现。FPGA采用了逻辑单元阵列(LCA, Logic Cell Array)这样一个新概念,内部由可配置逻辑模块(CLB, Configurable Logic Block)、输入输出模块(IOB, Input Output Block)和内部连线(Interconnect)三个部分组成。本课题中,基于写入FPGA芯片里的时序控制代码,时序控制卡一旦得到上位机送来的启动信号,便能准确地为测试系统中的频率综合器、步进电机、采集卡等三个关键设备提供控制信号,以完成对它们工作时序的控制。
  时序控制卡的模拟电路部分包括8路独立的电路通道,其中6路用来完成对进入采集卡的前端信号的放大和滤波。另外2路用来与时序卡外、测试系统中的电调衰减器和检波器组成ALC(Auto Level Control,自动稳幅控制)回路,以改善测试源和测试传感器的匹配性能(指标的基础上),使X和Ku波段测试传感器输入波导端口处的反射系数分别从0.3265和0.4477降低到了0.019和0.049。
  试验表明研制的时序控制卡工作稳定、控制精确,能确保系统按预定流程自动测量,测量结果达到指标要求。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号