声明
第一章 绪论
1.1研究背景与意义
1.1.1 5G概念与关键技术
1.1.2频率合成技术简介
1.1.3 5G对高性能频率源的需求
1.2论文研究内容
第二章 频率合成器种类与设计理论
2.1频率合成器概念
2.2频率合成器主要参数
2.2.1频率和时间
2.2.2频谱纯度
2.2.3射频输出功率
2.3锁相环频率合成技术
2.3.1 PLL结构与基本理论
2.3.2 PLL主要模块
2.3.3 PLL工作状态
2.3.4 PLL主要性能指标
2.4直接数字频率合成技术
2.4.1 DDS结构与基本理论
2.4.2 DDS杂散分析
2.4.3 DDS与PLL比较
2.5本章小结
第三章 锁相环频率合成器的设计
3.1系统结构与设计指标
3.2本振方案
3.3微波宽带锁相环频率合成芯片
3.3.1宽带特性
3.3.2噪声特性
3.4 PLL频率源各模块设计
3.4.1参考时钟模块的设计
3.4.2锁相环及控制模块的设计
3.4.3外部环路滤波器的设计
3.4.4电源模块的设计
3.5 PLL频率源测试结果与分析
3.5.1频率输出范围
3.5.2二次谐波的抑制
3.5.3相噪与杂散分析
3.6本振功分放大模块的设计
3.6.1 Wilkinson功分器的设计
3.6.2 HFSS仿真结果
3.6.3实物设计与测试
3.7本章小结
第四章 直接数字频率合成器的设计
4.1系统结构与设计指标
4.2本振方案
4.3四通道直接数字频率合成芯片
4.3.1 DDS芯片性能
4.3.2 DDS芯片输出频谱分析
4.4 DDS频率源各模块设计
4.4.1电源模块
4.4.2时钟分配模块
4.4.3 DDS芯片及同步模块
4.4.4外部本振分配模块
4.4.5射频信号处理模块
4.4.6控制模块
4.5 DDS频率源测试结果与分析
4.5.1相噪杂散与幅度控制
4.5.2谐波抑制
4.5.3同步与相位控制
4.5.4 DDS输出信号处理与校准
4.6相控阵波束成形测试结果
4.6.1通道校准
4.6.2波束成形
4.7本章小结
第五章 总结与展望
5.1论文工作总结
5.2后续工作展望
参考文献
致谢
作者简介
