基于DSP/BIOS的数字存储示波器软件设计

摘要

数字存储示波器作为电子设计工程师不可或缺的测试仪器,经过几十年的发展,各项性能指标已达到较高的水平。示波器的系统框架由FPGA(现场可编程逻辑门阵列)和系统微处理器构成。随着示波器功能的不断扩展和采集速度的提高,对微处理器的数字信号处理能力以及实时响应速度有很高的要求。本课题采用 TI公司的OMAP_L138双核处理器,ARM核完成系统控制、外设管理以及菜单界面绘制,从而释放了DSP核的大量资源,使DSP更加专注于波形数据的采集、处理和运算。在DSP上运行DSP/BIOS实时操作系统,有助于实时响应示波器操作,缩短处理周期,提高波形捕获率。故研究基于DSP/BIOS的示波器软件系统设计对提高示波器整体性能和功能扩展都有重要意义。论文的研究重点主要有以下几个方面:
　　1、完成 DSP/BIOS系统配置以及实时多任务设计与同步。首先,使用DSP/BIOS中的图形配置工具实现系统全局配置、对象创建和内存规划。其次,根据DSP端功能模块的执行流程和实时性要求,设计DSP/BIOS实时多任务,并实现任务间的通信与同步。
　　2、实现双核间的稳定通信以及DSP与FPGA之间大数据块的高速交换。首先,通过DSP/BIOS提供的DSPLINK通信模块实现OMAP_L138处理器中的ARM核与 DSP核的数据传输与消息通信。其次,利用通用并行接口(uPP)完成 DSP与FPGA之间菜单数据、波形数据和三维屏幕打印数据的高速传输。
　　3、完成基于DSP/BIOS的设备驱动设计。根据DSP/BIOS实时操作系统提供的类/微型驱动模型设计方法与流程,实现uPP微型驱动的接口函数功能,并通过GIO类驱动对uPP微型驱动进行控制。分层驱动设计有利于驱动程序的复用以及设备的管理。
　　通过系统功能测试和验证可知,DSP/BIOS系统配置、任务间通信和同步、双核通信以及 uPP驱动都能正常并稳定的工作,较好的完成了设计需求。在一定程度上提高了示波器的响应速度、波形捕获率和综合性能。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 前 言

1.1 本文研究背景

1.2 国内外数字存储示波器的发展现状

1.3 论文研究意义

1.4 论文设计任务和整体框架

第二章 基于DSP/BIOS的示波器系统总体设计

2.1 硬件平台介绍

2.2 软件总体设计

2.3 本章小结

第三章 DSP/BIOS系统配置与实时多任务设计

3.1 DSP/BIOS介绍

3.2 DSP/BIOS启动流程

3.3 DSP/BIOS模块配置

3.4 多线程设计与通信

3.5 本章小结

第四章 双核通信与大容量数据传输设计

4.1 双核通信设计与实现

4.2 大容量数据传输设计

4.3 本章小结

第五章 基于DSP/BIOS的设备驱动设计

5.1 DSP/BIOS设备驱动结构介绍

5.2 uPP设备微型驱动设计和实现

5.3 uPP设备类驱动设计和实现

5.4 本章小结

第六章 系统调试及测试验证

6.1 DSP/BIOS实时多线程调度验证

6.2 OMAP_L138双核通信验证

6.3 uPP数据传输性能测试

6.4 系统运行测试

6.5 本章小结

第七章 课题结论与展望

7.1 课题结论

7.2 课题展望

致谢

参考文献

附录

攻硕期间取得的研究成果