基于C-RAN数字前端系统的下行基带处理方案研究及实现

摘要

移动运营商在无线互联网时代面临新的挑战。随着移动用户数据流量的高速增长，无线通信基站的数量急剧增加。而传统的基站随着用户的增加，处理负荷激增，最终导致基站的能耗以及维护成本增长。C-RAN技术通过优化网络架构，并引入硬件加速平台对基站数据进行集中式的处理，极大地降低了系统带宽，节省了基站建设的成本。
　　本文对C-RAN数字前端系统中下行基带处理实现方案进行了研究。首先从基带模块划分的角度深入比较了时频划分方案和信道划分方案，结果表明信道划分方案极大地提升了系统处理效率，且结构灵活易于升级。然后在信道划分方案的基础上，针对复杂模块Turbo编码，奇异值分解（SVD）作了三个平台DSP、GPU、FPGA上的实现，通过对这两个模块的吞吐率、功耗等参数的对比，最终确定FPGA在性能上更适合处理基带模块。
　　对于下行基带模块的实现，本文从数据包定义、电路结构、工作流程等内容进行阐述。作为系统设计，各个模块的时序都作了严格的规划，包括物理层各个软件和硬件模块的处理时间以及高速接口如PCIe、CPRI、10GE等的传输延时。由于整个系统涉及到不同的平台，因此系统传输机制的设计也至关重要。本文采用一种包头加有效字段的数据包格式进行数据传输。通过OAI软件对各个信道的数据包生成，之后由DMA定时通过PCIe读取指定长度的符号数据，最后由FPGA通过包头匹配的方式，对各个数据包分别处理，完成基带处理后按CPRI时序发送。这种方式有效保证了中间的每个环节都是可控的。
　　最后，本文对整个系统包括OAI软件、基带模块、接口进行了测试。测试平台跨越软件和硬件，测试方案由模块级到链路级，最后到系统级，层层递进保证了测试的完备性。通过功能仿真和板级测试，下行基带处理每个符号的延时在42.71us内，满足了系统需求66.67us。资源方面，C-RAN数字前端系统采用Altera DE4板卡，在总体资源消耗50％左右时，完成了4天线20MHz带宽的链路处理工作。

目录

封面

声明

中文摘要

英文摘要

目录

缩略词表

第一章 绪论

1.1 C-RAN背景及研究意义

1.2 国内外研究现状

1.3 本文主要内容与结构

第二章 C-RAN数字前端系统相关技术分析

2.1 LTE下行基带模块原理与算法

2.2 C-RAN数字前端系统架构

2.3本章小结

第三章 下行基带模块软硬件划分方案研究

3.1下行基带模块划分方案分析

3.2 下行基带关键模块性能比较

3.3 本章小结

第四章 C-RAN数字前端系统下行基带处理实现

4.1 FPGA及其开发流程介绍

4.2下行基带处理FPGA实现

4.3本章小结

第五章 C-RAN数字前端系统的验证与测试

5.1实现平台及测试指标

5.2测试方案及功能仿真

5.3板级测试及性能分析

5.4本章小结

第六章 总结与展望

6.1工作总结

6.2下一步展望

致谢

参考文献

个人简历以及攻读硕士学位期间的研究成果