两发两收LTE全双工链路数字自干扰抵消技术设计及实现

摘要

同时同频全双工是有别于现有传统时分双工及频分双工的双工方式，其无需通过时隙或频段区别上下行数据，有效避免了频谱资源的浪费。然而，对于同时同频全双工而言，存在一个严重的问题：即本地设备发射的信号与远端设备有用信号既无法通过时隙区分，也无法通过频段区分，因此将被本地设备接收，形成强自干扰信号。
　　目前常用的自干扰信号抵消方式分为三种：空域自干扰抵消、射频域自干扰抵消及数字域自干扰抵消，其中数字域自干扰抵消技术是重要的研究方向。论文设计与实现了两发两收LTE全双工链路的数字自干扰抵消技术，具体内容如下：
　　首先，选取自干扰重建并抵消方式作为两发两收LTE全双工链路数字自干扰抵消方法，并对导频结构进行了特殊设计；对自干扰信号重建及抵消的工作原理进行了理论分析，并对抵消性能进行了仿真验证。仿真结果如下：理想时频同步情况下，在莱斯信道中，数字自干扰抵消技术的消除能力随干噪比的提升逐渐增加，当干噪比为32dB时，抵消能力约29.8dB；对整个通信系统的性能恶化约2dB。
　　其次，研究了采样频差对上述数字自干扰抵消技术在全双工通信系统运行过程中的影响，并设计了一种闭环搜索晶振控制方法消除采样频差的影响，仿真验证了采样频差对抵消性能的影响。仿真结果如下：在信噪比为10dB，干信比为20dB情况下，采样时间点偏移12个符号时，数字自干扰抵消性能下降3dB。
　　最后，对数字自干扰抵消关键技术进行了详细FPGA逻辑设计，包括系统结构设计及子模块设计等。在测试平台上进行了功能验证，并在不同场景下进行了性能测试。结果表明闭环晶振控制方法可以保证通信设备间晶振频率一致，实景测试下数字自干扰抵消性能较理论仿真结果约损失1.5dB。
　　论文提出的数字自干扰抵消关键技术在测试平台得到了应用，保证了两发两收LTE全双工链路的有效运行，为进一步探索同时同频全双工通信提供了一定的理论和工程应用参考。

目录

封面

声明

中文摘要

英文摘要

目录

缩略词表

主要数学符号表

第一章 绪论

1.1 论文背景及意义

1.2 论文主要贡献

1.3 论文结构安排及内容

第二章 两发两收LTE全双工系统研究现状

2.1 LTE概述

2.2 全双工LTE研究现状

2.3 全双工数字自干扰抵消技术研究现状

2.4 小结

第三章 两发两收LTE全双工链路数字自干扰抵消技术设计

3.1 仿真系统设计

3.2 关键技术分析

3.3 仿真与验证

3.4 小结

第四章 两发两收LTE全双工链路数字自干扰抵消技术实现

4.1 数字自干扰抵消技术总体架构

4.2 数字自干扰抵消技术单元设计

4.3 小结

第五章 两发两收LTE全双工链路数字干扰抵消技术测试与分析

5.1 测试平台

5.2 数字自干扰抵消技术关键模块功能测试

5.3 数字自干扰抵消技术多场景实景测试

5.4 小结

第六章 结束语

6.1 本文贡献

6.2 下一步工作的建议

致谢

参考文献

个人简历

攻读硕士学位期间的研究成果

学位论文答辩后勘误修订说明表