低噪声高电源抑制比片上LDO的研究与设计

摘要

随着集成电路设计和工艺制程的不断进步，越来越多的电路被集成在一起。通常一个大规模数模混合芯片中包含了多个不同的数字、模拟电路模块，它们对电源有着不同的要求，因此需要多个不同的电源管理电路对其进行供电。在大规模数模混合芯片的应用中采用传统LDO则需要占用多个芯片引脚，并且应用工程师还需选用具有特定ESR（Equivalent Series Resistance）值范围和容值范围的外接电容以保证LDO稳定工作，这些外接电容也将占用一定的印刷电路板（Printed Circuit Board，PCB）面积，这将极大地增加应用成本和产品面积。另外，由于芯片引脚以及PCB板上的寄生电感，片外电容无法对芯片中的高速高精度电路模块产生及时有效的响应。但是，片上LDO在稳定性、高频电源抑制比、噪声以及瞬态响应等方面通常都具有较差的性能。
　　本文对传统LDO和片上LDO的环路稳定性以及电源抑制比进行了深入的对比研究和分析。在此基础上，采用40 nm CMOS工艺，针对大规模高速高精度数模混合电路，在能够接受的面积开销下，通过功率管类型和误差放大器类型的配合，采用了电源纹波抵消技术并对电路进行了低噪声设计，设计了一款高性能的片上 LDO，具有良好的环路稳定性，并且在极宽的频率范围内都具有很低噪声和优异的电源抑制比。
　　在1.8 V（±10％）的电源电压下，本文设计的LDO的输出电压为1.1 V，在0~1 mA的负载电流范围内均能稳定工作。值得强调的是，本文设计的LDO仅有189.3μV的等效输出噪声（频率范围为1 KHz~10 GHz），并且在空载时：电源抑制比在全频段范围内均大于30.78 dB，在直流下达到54.97 dB，在满载时：电源抑制比在全频段范围内均大于31.08 dB，在直流下达到58.2 dB。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪 论

1.1 研究背景及意义

1.2 LDO研究与发展现状

1.3 本文的主要工作及论文结构

第二章 LDO基本原理与性能分析

2.1 LDO基本结构和工作原理

2.2 LDO的主要性能参数

2.3 传统LDO与片上LDO的对比

2.4 本章小结

第三章 LDO的电路设计

3.1 LDO的设计目标

3.2 本文所采用的LDO结构

3.3 环路稳定性的设计

3.4 电源抑制比的提高

3.5 低噪声设计

3.6 基准电压源的设计

3.7本章小结

第四章 LDO的仿真结果

4.1基准电压源性能仿真

4.2LDO整体性能仿真

4.3LDO仿真结果的总结与分析

4.4 本章小结

第五章 结 论

5.1本文的主要工作和贡献

5.2 后续工作及展望

致谢

参考文献

攻读硕士学位期间取得的成果