2.5GSPS数据转换模块的研制

摘要

随着通信系统中传输的数据业务种类越来越多以及业务数据量越来越大，促使通信系统朝着高带宽及高速率方向发展。模数转换器(Analog-to-Digital Converter, ADC)和数模转换器(Digital-to-Analog Converter, DAC)作为通信系统的重要模块，连接着系统中信号的模拟域和数字域，高采样率及高分辨率的转换器能够最大程度的保留与再现原始模拟信号的信息，同时能够支持高带宽及高业务量数据的传输。
　　传统的高速转换器采用低电压差分信号(Low Voltage Differential Signaling, LVDS)接口传输数据，转换器的分辨率越高，数据信号线就越多，硬件连接的复杂度就越大。新型的JESD204B接口采用高速串行的方式传输采样数据，支持更少的封装引脚以及封装面积，是目前转换器应用研究的热点。
　　本文以新型的JESD204B接口高速转换器为基础，以通用性和灵活性为目标，设计了一个集成了ADC和DAC的数据转换模块。
　　本论文的主要研究工作具体如下：
　　1、2.5GSPS数据转换模块单板的硬件设计：根据ADC和DAC，设计相应的外围电路，包括时钟通道设计、数据通道设计和电源设计。通过分析转换器内部的功能模块，灵活地设计转换器的外围接口电路，使数据转换模块可以应用到不同的系统中，具有通用性。
　　2、转换器与逻辑器件之间JESD204B接口设计：对于ADC，在FPGA中需要设计数据的接收逻辑；对于DAC，在FPGA中需要设计数据的发送逻辑。分析JESD204B高速串行接口链路的同步过程，以GTH收发器为基础实现链路的物理层，JESD204 IP核实现链路层，并设计数据映射与解映射逻辑保证转换器与FPGA间能够正常传输样本数据。
　　3、多板同步的设计：主要是根据设计的数据转换模块，拓展其功能使其能够实现多通道同步采样。通过分析链路内部及链路间的延迟不确定性，通过时钟设计以及内部逻辑时钟延迟的设计，保证链路内及链路间确定性延迟实现的稳定性，进而能够达到多板同步的效果。最后对转换器与FPGA之间的高速通道的信号完整性做了仿真分析，为PCB设计提供了参考。

目录

声明

缩略词表

第一章 绪论

1.1课题的研究背景与意义

1.2 JESD204B高速转换器的优势与现状

1.3本文内容及结构安排

第二章 转换器基本理论研究

2.1采样定理

2.2多速率信号处理

2.3数字下变频

2.4数字上变频

2.5转换器JESD204B串行接口

2.6本章小结

第三章 2.5GSPS通用数据转换模块的设计

3.1转换器芯片的选型

3.2 ADC模拟前端的设计

3.3 DAC模拟信号输出接口的设计

3.4时钟通道设计

3.5电源设计

3.6本章小结

第四章 数据传输接口及多板同步设计

4.1 ADC与FPGA数据接口设计

4.2 DAC与FPGA数据接口逻辑设计

4.3多板同步设计

4.4高速数据链路的信号完整性仿真

4.5本章小结

第五章 全文总结

5.1本文主要工作

5.2下一步工作

致谢

参考文献

个人简历

学位论文评审后修改说明表