适于H.264和AVS标准视频编解码的环路滤波器设计与实现

摘要

H.264/AVC和AVS是最新一代的视频编码标准，设计一款同时支持这两种标准的视频解码芯片，是当今芯片设计领域的热点问题。本文的工作就是设计一种支持这两种标准编解码的环路滤波器硬件架构，并对其进行验证和性能分析。 文章首先对H.264和AVS标准及其环路滤波算法进行了简要对比，同时也对数字集成电路设计进行了介绍。然后分析了现有视频解码系统和环路滤波器设计，并且指出了本设计的重点和难点以及解决的思路。 接着，本文从硬件设计的角度研究了H.264和AVS中的标准环路滤波算法，并提出了一种同时支持这两种标准的多标准环路滤波方法。该方法具有灵活的滤波顺序，并通过提取计算因子的方式将两种标准强滤波算法融合和简化，使得强滤波算法中的加法器降到了标准算法的一半。 根据上述方法，本文设计了一种适用于H.264和AVS编解码系统的环路滤波器硬件结构。该结构分为逻辑滤波和流程控制两个部分，其中逻辑滤波部分实现环路滤波算法，流程控制部分控制滤波流程。逻辑滤波部分通过算法优化降低电路面积，利用流水线设计提高最高工作频率，使得该部分的电路面积和工作频率都有较好的性能。流程控制部分通过滤波顺序和流程的优化，使逻辑滤波流水线保持灌满状态，将处理单个宏块的时钟数降至最低，降低了实时滤波的最低工作频率。同时，该设计还使用片上缓存方式，降低了系统总线的占用率。 最后，本文用硬件描述语言实现了该滤波器设计并进行了仿真验证。仿真结果表明，该滤波器完成一个4:2:0格式的宏块滤波仅需要192个时钟周期，达到了单路滤波设计的最小值，94MHz下即可进行高清电视的实时滤波。综合后分析结果表明，在0.18工艺库下，该设计支持的最高频率为220MHz，完全能够满足1080p高清实时解码的需求。