基于AS5643协议远程节点仿真卡的设计与验证

摘要

近年来随着航空电子系统的飞速发展,对数据传输带宽,确定性,实时性等性能的要求也越来越高。基于以上所述本文提出了基于SAE AS5643协议,具有支持等时与异步传输、高速、低延迟、实时性等特性的远程节点仿真卡。
　　本文基于SAE AS5643协议,完成了远程节点仿真卡基于物理层、链路层、事务层的系统架构设计;针对该架构利用Verilog HDL硬件描述语言实现了远程节点仿真卡事务层的 FPGA逻辑结构设计,该结构包括 PCI接口模块、数据DPRAM模块、配置 DPRAM模块、AS5643协议处理模块;在此基础上,利用Verilog HDL硬件描述语言搭建了虚拟仿真平台、基于该仿真平台提出了验证流程,并利用Questasim6.3d仿真工具对远程节点仿真卡进行了功能仿真,结果表明该结构能够正确实现协议规定的功能;最后,基于FPGA资源利用率对远程节点仿真卡进行了Xilinx的ISE综合,分析时序报告,结果表明FPGA资源的使用率集中在20％~70%、各关键信号的建立时间和保持时间都有纳秒级的余量、设计符合协议规定的设计要求。
　　本文的研究工作为未来各种空中飞行器使用SAE AS5643协议总线作了有益的探索,同时也验证了该总线在航空航天领域的优越性能。

目录

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 论文研究背景及意义

1.2 国内外研究现状

1.3 本论文的主要研究内容与章节结构

第二章 总线协议

2.1 1394总线协议

2.2 IEEE1394总线架构

2.3 IEEE1394数据传输

2.4 SAE AS5643协议

2.5 本章小结

第三章 远程节点仿真卡设计

3.1 远程节点仿真卡系统概述

3.2 远程节点仿真卡事务层设计

3.3 主要功能模块设计

3.4 本章小结

第四章 远程节点仿真卡仿真

4.1 功能验证与验证平台

4.2 远程节点仿真卡仿真环境设置

4.3 本章小结

第五章 ISE综合

5.1 综合概述

5.2 FPGA资源使用

5.3 时序约束

5.4 本章小结

第六章 总结与展望

致谢

参考文献