基于多DSP的航迹规划系统硬件平台设计与实现

摘要

作为任务规划系统核心功能，航迹规划对提高精确制导武器的突防能力，实现对目标的精确打击起着重要作用。如何提高航迹规划的速度是当前航迹规划研究的重要课题之一。为提高航迹规划的速度，可以从两方面着手，一方面是从航迹规划算法入手，通过对航迹快速算法的研究提高航迹规划算法的效率；另一方面是提高航迹规划系统硬件平台的性能。本文主要对航迹规划系统硬件平台进行讨论，设计了基于三片DSP（TMS320C6455）的航迹规划系统硬件平台，主要包括以下几部分内容：
　　 根据航迹规划系统数据密集型特点对主要芯片进行了选型，在选定芯片型号基础上，讨论了多DSP互连方案，最终确定了硬件平台的具体系统方案。
　　 完成了硬件平台各个模块的设计，包括PCI总线和千兆网对外接口的设计，DDR2 SDRAM，Flash和I2C EEPROM存储扩展设计，EMIF和McBSP互连设计以及FPGA核心电路、电源、时钟、监控和复位电路、JTAG接口设计等。并在高速电路设计理论指导下完成了系统硬件平台PCB设计。
　　 提出了基于总线仲裁的新型多DSP对等全互连结构，该方法结构简单，数据传输灵活，多个DSP地位平等，不分主从。总线仲裁及通信协议由FPGA编程实现。实验结果表明，DSP间数据传输稳定，具有较高的数据传输带宽。
　　 最后，对本硬件平台在基于航迹片段的航迹规划系统中的应用作了简要介绍，并给出了实验结果和分析。

目录

文摘

英文文摘

声明

1 绪论

2 多DSP硬件平台方案设计

3 硬件系统设计

4 高速电路设计

5 多DSP互连总线通信协议设计

6 并行DSP平台在航迹片段规划系统中的应用

7 总结与展望

致谢

参考文献

附录 作者在攻读硕士学位期间发表的论文